-
公开(公告)号：CN110797337A
公开(公告)日：2020-02-14
申请号：CN201910538011.8
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , G06F30/392
Abstract: 集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明的实施例还提供了分接头单元、集成电路、集成电路设计系统。
-
公开(公告)号：CN113114222B
公开(公告)日：2024-06-21
申请号：CN202011228545.X
申请日：2020-11-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 赖柏嘉 , 斯帝芬鲁苏 , 刘祈麟 , 格雷戈里杰罗姆格鲁伯
IPC: H03K19/20
Abstract: 一种使用与或非门及或与非门的触发器电路包括：多路复用器单元，具有在第一信号与第二信号之间进行选择的多路复用器；主单元，具有两个或与非门，其中第一或与非门耦合在第一节点(N1)与第三节点(N3)之间，第二或与非门耦合在第二节点(N2)与第四节点(N4)之间；从单元，具有两个与或非门，其中第一与或非门耦合在第三节点(N3)与第五节点(N5)之间，第二与或非门耦合在第四节点(N4)与第六节点(N6)之间；以及时钟，用于控制所述两个与或非门及所述两个或与非门，所述时钟连接到第一与或非门及第二与或非门以及第一或与非门及第二或与非门。
-
公开(公告)号：CN113676175B
公开(公告)日：2024-03-22
申请号：CN202110871733.2
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/20
Abstract: 触发器电路包括第一主部分、第二主部分、至少一个判定部分和从部分。第一主部分被配置为在第一模式下操作以及接收第一输入并生成第一主输出。第二主部分被配置为在第二模式下操作以及接收第二输入并生成第二主输出。至少一个判定部分被配置为接收至少一个使能信号，并且具有判定输入和判定输出。判定输入连接到第一主输出和第二主输出。判定部分被配置为根据至少一个使能信号判定判定输出为第一主输出或第二主输出。从部分被配置为接收判定输出并生成输出信号。
-
公开(公告)号：CN114695661A
公开(公告)日：2022-07-01
申请号：CN202210152384.3
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及金属‑绝缘体‑金属电容器及其形成方法。集成电路(IC)器件包括金属‑绝缘体‑金属(MIM)电容器，该电容器具有顶部电极极板、底部电极极板、以及在顶部电极极板和底部电极极板之间的多个中间电极极板。多个电介质层可以将MIM电容器的每个电极极板与MIM电容器的相邻极板分开。每个中间电极极板的厚度可以大于顶部电极极板和底部电极极板的厚度。通过在MIM电容器的顶部电极极板和底部电极极板之间提供多个中间电极极板，并将最大极板厚度分配给中间极板，可以在IC器件的给定区域中提供电容密度，这可以提供更高的IC器件性能。
-
公开(公告)号：CN110797337B
公开(公告)日：2022-05-13
申请号：CN201910538011.8
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , G06F30/392
Abstract: 集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明的实施例还提供了分接头单元、集成电路、集成电路设计系统。
-
Patent Agency Ranking
公开(公告)号：CN108123700A
公开(公告)日：2018-06-05
申请号：CN201710426206.4
申请日：2017-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/012
Abstract: 一种被配置成将输入信号锁存至输出信号的触发器电路。所述电路包括：第一锁存电路；以及第二锁存电路，耦合至所述第一锁存电路。在某些实施例中，响应于时钟信号，所述第一锁存电路与所述第二锁存电路被互补地激活以将所述输入信号锁存至所述输出信号，且所述第一锁存电路及所述第二锁存电路分别包括至多两个被配置成接收所述时钟信号的晶体管。
-
公开(公告)号：CN113312869A
公开(公告)日：2021-08-27
申请号：CN202110184515.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/092
Abstract: 本申请的实施例涉及集成电路器件、生成集成电路布局图的方法及系统。该方法包括将相邻的第一至第四有源区域定位在IC布局图的单元中，第一有源区域是n型或p型的第一类型，并且对应于第一鳍总数，第二有源区域是n型或p型的第二类型，并且对应于第二鳍总数，第三有源区域是第二类型并且对应于第三鳍总数，以及第四有源区域是第一类型并且对应于第四鳍总数。第一和第二鳍总数中的每个大于第三和第四鳍总数中的每个，并且定位第一、第二、第三或第四有源区域中的至少一个由处理器执行。
-
公开(公告)号：CN113257780A
公开(公告)日：2021-08-13
申请号：CN202011149703.2
申请日：2020-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528
Abstract: 揭示了一种集成电路，包括在第一层中设置且在第一方向上延伸的第一导电图案及第二导电图案、在与第一层不同的第二层中设置的至少一个第一导电区段、及在第一层与第二层之间设置的至少一个通孔。在集成电路的输出节点处，至少一个通孔在至少一个第一导电区段与第一导电图案及第二导电图案中的一者或两者之间耦接。至少一个通孔包含锥形形状，此锥形形状具有从第一宽度减小到与第一宽度相比较窄的第二宽度的宽度。至少一个通孔的第一宽度大于第一导电图案及第二导电图案的宽度。
-
公开(公告)号：CN113114222A
公开(公告)日：2021-07-13
申请号：CN202011228545.X
申请日：2020-11-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 赖柏嘉 , 斯帝芬鲁苏 , 刘祈麟 , 格雷戈里杰罗姆格鲁伯
IPC: H03K19/20
Abstract: 一种使用与或非门及或与非门的触发器电路包括：多路复用器单元，具有在第一信号与第二信号之间进行选择的多路复用器；主单元，具有两个或与非门，其中第一或与非门耦合在第一节点(N1)与第三节点(N3)之间，第二或与非门耦合在第二节点(N2)与第四节点(N4)之间；从单元，具有两个与或非门，其中第一与或非门耦合在第三节点(N3)与第五节点(N5)之间，第二与或非门耦合在第四节点(N4)与第六节点(N6)之间；以及时钟，用于控制所述两个与或非门及所述两个或与非门，所述时钟连接到第一与或非门及第二与或非门以及第一或与非门及第二或与非门。
-
公开(公告)号：CN113312869B
公开(公告)日：2024-07-12
申请号：CN202110184515.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/092
Abstract: 本申请的实施例涉及集成电路器件、生成集成电路布局图的方法及系统。该方法包括将相邻的第一至第四有源区域定位在IC布局图的单元中，第一有源区域是n型或p型的第一类型，并且对应于第一鳍总数，第二有源区域是n型或p型的第二类型，并且对应于第二鳍总数，第三有源区域是第二类型并且对应于第三鳍总数，以及第四有源区域是第一类型并且对应于第四鳍总数。第一和第二鳍总数中的每个大于第三和第四鳍总数中的每个，并且定位第一、第二、第三或第四有源区域中的至少一个由处理器执行。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.035 seconds)
