公开(公告)号：CN113140244B

公开(公告)日：2024-05-24

申请号：CN202010869890.5

申请日：2020-08-26

申请人： 台湾积体电路制造股份有限公司

发明人： 赵威丞 ,  藤原英弘 ,  林志宇

IPC分类号： G11C11/413 ,  G11C11/41 ,  G11C11/416

摘要： 静态随机存取存储器(SRAM)器件包括第一存储器阵列，该第一存储器阵列包括多个存储器单元，每个存储器单元包括连接至位线的具有第一阈值电压的第一传输门晶体管。SRAM器件还包括第二存储器阵列，该第二存储器阵列包括多个存储器单元，每个存储器单元包括连接至位线的具有第二阈值电压的第二传输门晶体管。SRAM器件还包括连接至位线的外围输入输出电路。SRAM器件还包括写入电流跟踪单元的列，每个跟踪单元设置在第一存储器阵列和第二存储器阵列的行内，其中第一存储器阵列位于外围输入输出电路和第二存储器阵列之间。本发明的实施例还涉及形成静态随机存取存储器器件的方法。

公开(公告)号：CN109427387B

公开(公告)日：2021-07-13

申请号：CN201810995756.2

申请日：2018-08-29

申请人： 台湾积体电路制造股份有限公司

发明人： 藤原英弘 ,  廖宏仁 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  赛赫尔·普列特·辛格

IPC分类号： G11C11/414

摘要： 本发明的实施例提供了存储阵列。存储阵列包括沿着第一方向排列的单元列和在单元列上方沿着第一方向延伸的位线。该单元列包括一组存储单元和一组带单元。位线包括第一导体和第二导体。第一导体沿着第一方向延伸并且位于第一导电层中。第二导体沿着第一方向延伸并且位于不同于第一导电层的第二导电层中。

公开(公告)号：CN106997775B

公开(公告)日：2020-10-30

申请号：CN201611173936.X

申请日：2016-12-16

申请人： 台湾积体电路制造股份有限公司

发明人： 吴威震 ,  林志宇 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC分类号： G11C11/412 ,  G11C11/417

摘要： 本发明的实施例公开了一种包括第一存储单元、第二存储单元、第一导线和第二导线的器件及其操作方法。第一导线与第二导线电断开。第一导线接收用于多个第一存储器单元的第一电源电压。第二导线接收用于多个第二存储器单元的第二电源电压，第二电源电压独立于第一电源电压。

公开(公告)号：CN106024051B

公开(公告)日：2018-09-11

申请号：CN201510731978.X

申请日：2015-11-02

申请人： 台湾积体电路制造股份有限公司

发明人： 陈炎辉 ,  廖宏仁 ,  林志宇 ,  张琮永 ,  吴威震

IPC分类号： G11C8/08

摘要： 本发明公开了一种包括存储器单元、字线、选择单元和自升压驱动器的电子器件。将存储器单元配置为存储数据。字线连接至存储器单元。选择单元设置在字线的第一端处，并且被配置为传输选择信号，以根据读命令和写命令中的一个来激活字线。自升压驱动器设置在字线的第二端处，并且被配置为根据字线的电压电平和控制信号来对字线的电压电平进行上拉。本发明还提供了一种驱动该电子器件的方法。

公开(公告)号：CN106783857A

公开(公告)日：2017-05-31

申请号：CN201610907219.9

申请日：2016-10-19

申请人： 台湾积体电路制造股份有限公司

发明人： 藤原英弘 ,  詹伟闵 ,  林志宇 ,  陈炎辉 ,  廖宏仁

IPC分类号： H01L27/11 ,  H01L23/528 ,  H01L21/8244

摘要： 本发明公开了一种存储器件，包括：存储器位单元、第一字线、成对的金属岛状件和成对的连接金属线。第一字线设置在第一金属层中并且电连接至存储器位单元。成对的金属岛状件在第一金属层中设置在字线的相对两侧处并且电连接至电源。成对的连接金属线设置在第二金属层中并且配置成将金属岛状件分别电连接至存储器位单元。本发明还提供了用于制造存储器件的方法。

公开(公告)号：CN103219035A

公开(公告)日：2013-07-24

申请号：CN201210192149.5

申请日：2012-06-11

申请人： 台湾积体电路制造股份有限公司

发明人： 林志宇 ,  詹伟闵 ,  陈炎辉 ,  廖宏仁 ,  张琮永

IPC分类号： G11C11/413 ,  G11C11/417

CPC分类号： G11C11/419

摘要： 本发明涉及存储电路和将数据写入存储电路的方法。该电路包括第一节点、第二节点、存储单元、第一数据线、第二数据线和写驱动器。存储单元连接至第一节点和第二节点，并通过第一节点处的第一电压和第二节点处的第二电压供电。第一数据线和第二数据线连接至存储单元。在写操作期间，写驱动器具有承载小于第一电压的第三电压的第三节点。写驱动器连接至第一数据线和第二数据线，并被配置为在写操作期间选择性地将第一数据线和第二数据线中的一条连接至第三节点并且将第一数据线和第二数据线中的另外一条连接至第一节点。

公开(公告)号：CN109410995B

公开(公告)日：2022-10-11

申请号：CN201810934618.3

申请日：2018-08-16

申请人： 台湾积体电路制造股份有限公司

发明人： 林建呈 ,  詹伟闵 ,  林志宇 ,  吕士濂

IPC分类号： G11C11/4094 ,  G11C11/409

摘要： 本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。

公开(公告)号：CN110729299B

公开(公告)日：2022-04-19

申请号：CN201910639473.9

申请日：2019-07-16

申请人： 台湾积体电路制造股份有限公司

发明人： 藤原英弘 ,  廖宏仁 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  奥野泰利

IPC分类号： H01L27/11563 ,  H01L27/11568

摘要： 存储器单元包括第一和第二上拉晶体管、第一和第二传输门晶体管和金属接触件。第一上拉晶体管具有在第一方向上延伸的第一有源区域。第一传输门晶体管具有在第一方向上延伸的第二有源区域，并且第二有源区域在第二方向上与第一有源区域分隔开。第二有源区域与第一有源区域相邻。第二传输门晶体管耦合至第二上拉晶体管。金属接触件在第二方向上延伸，并且从第一有源区域延伸至第二有源区域。金属接触件耦合第一上拉晶体管和第一传输门晶体管的漏极。第一和第二传输门晶体管以及第一和第二上拉晶体管是四晶体管存储器单元的部分。本发明的实施例还涉及形成存储器电路的方法。

公开(公告)号：CN111128256B

公开(公告)日：2022-03-29

申请号：CN201911051431.X

申请日：2019-10-31

申请人： 台湾积体电路制造股份有限公司

发明人： 藤原英弘 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  赵威丞

IPC分类号： G11C5/06 ,  G11C7/10 ,  G11C7/18 ,  G11C8/12 ,  G11C8/14

摘要： 存储器单元包括写入端口和读取端口。写入端口包括形成存储器单元的两个交叉耦合的反相器。交叉耦合的反相器连接在第一电源信号线和第二电源信号线之间。写入端口还包括互连层中的第一局部互连线，该第一局部互连线连接至第二电源信号线。读取端口包括连接至写入端口中的存储器单元和第二电源信号线的晶体管，以及连接至第二电源信号线的互连层中的第二局部互连线。读取端口中的第二局部互连线与写入端口中的第一局部互连线分隔开。本发明的实施例还涉及存储器器件以及计算设备。

公开(公告)号：CN111105830A

公开(公告)日：2020-05-05

申请号：CN201911036504.8

申请日：2019-10-29

申请人： 台湾积体电路制造股份有限公司

发明人： 藤原英弘 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  野口纮希 ,  赵威丞

IPC分类号： G11C16/08 ,  G11C16/24

摘要： 本揭露提供一种存储器装置。存储器装置包括移位寄存器，其具有布置在多个行和多个列的矩阵中的多个移位寄存器。多个行中的每一个包括第一多个移位寄存器，且多个列中的每一个包括第二多个移位寄存器。多个行中的每一个与读取字线和写入字线相关联。多个行中的每一个与数据输入线和数据输出线相关联。多个移位阵列中的每一个包括静态随机存取存储器。