-
公开(公告)号：CN102339639A
公开(公告)日：2012-02-01
申请号：CN201010538947.X
申请日：2010-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/10 , G11C11/413
Abstract: 本发明提供一种字符线译码器、内存装置与其电路布局的布置方法。字符线译码器包含驱动电路、字符线、主要输入线、次要输入线、区域译码线、译码线与丛集译码线。在此布置方法中，首先提供驱动器丛集，其包含驱动电路，每一驱动电路的输出是提供字符线中的相应字符线。接着，分别提供第一和第二译码信号于第一和第二译码在线，第一译码线是用以选择驱动器丛集中的一者，而第二译码线是用以在被选出的驱动器丛集中，选择驱动电路的一者。然后，提供以第一方向来排列的输入线。接着，提供区域译码线，其是透过输入线的相应一者来耦接至相应驱动器丛集的驱动电路。然后，提供以第一方向来排列的第三译码线，其是耦接至相应区域译码线以及第一译码线的一者。
-
公开(公告)号：CN103972157A
公开(公告)日：2014-08-06
申请号：CN201310158833.6
申请日：2013-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/5226 , G06F17/5068 , G06F17/5077 , G06F2217/78 , H01L21/76838 , H01L23/481 , H01L23/528 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了用于多重图案化技术的导线布线，其中，一种方法包括：使用第一掩模在半导体衬底的第一层内形成多个参考电压图案，参考电压图案包括交替的第一参考电压图案和第二参考电压图案；以及使用第二掩模在半导体衬底的第一层内形成多个信号图案，多个信号图案中的图案位于连续的参考电压图案对之间。
-
公开(公告)号：CN102376356A
公开(公告)日：2012-03-14
申请号：CN201010566035.3
申请日：2010-11-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/82385 , G11C8/08 , G11C8/14
Abstract: 半导体器件包括第一导体、第二导体和第三导体。第一导体是形成在基板上并且具有接触点的氧化区域上的栅极导体。第二导体与该接触点相连接，并且横跨该氧化区域的宽度进行延伸。该第二导体的电阻比该栅极导体的电阻低。第三导体是字线导体，该第二导体的线路不与该字线导体相交叉。
-
公开(公告)号：CN113937063A
公开(公告)日：2022-01-14
申请号：CN202110245909.3
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8244 , H01L27/11
Abstract: 一种半导体器件包含至少一个存储器单元和至少一个逻辑单元。该至少一个逻辑单元紧邻至少一个存储器单元设置且包含多个鳍。该多个鳍分为用于形成晶体管的多个鳍组。多个鳍组的两个相邻组之间的距离不同于多个鳍组的另两个相邻组之间的距离。本发明还公开了一种制造集成电路的方法。
-
公开(公告)号：CN103972157B
公开(公告)日：2016-11-23
申请号：CN201310158833.6
申请日：2013-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50 , H01L21/768
CPC classification number: H01L23/5226 , G06F17/5068 , G06F17/5077 , G06F2217/78 , H01L21/76838 , H01L23/481 , H01L23/528 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了用于多重图案化技术的导线布线，其中，一种方法包括：使用第一掩模在半导体衬底的第一层内形成多个参考电压图案，参考电压图案包括交替的第一参考电压图案和第二参考电压图案；以及使用第二掩模在半导体衬底的第一层内形成多个信号图案，多个信号图案中的图案位于连续的参考电压图案对之间。
-
Patent Agency Ranking
公开(公告)号：CN102339639B
公开(公告)日：2014-01-01
申请号：CN201010538947.X
申请日：2010-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/10 , G11C11/413
Abstract: 本发明提供一种字符线译码器、内存装置与其电路布局的布置方法。字符线译码器包含驱动电路、字符线、主要输入线、次要输入线、区域译码线、译码线与丛集译码线。在此布置方法中，首先提供驱动器丛集，其包含驱动电路，每一驱动电路的输出是提供字符线中的相应字符线。接着，分别提供第一和第二译码信号于第一和第二译码线，第一译码线是用以选择驱动器丛集中的一者，而第二译码线是用以在被选出的驱动器丛集中，选择驱动电路的一者。然后，提供以第一方向来排列的输入线。接着，提供区域译码线，其是透过输入线的相应一者来耦接至相应驱动器丛集的驱动电路。然后，提供以第一方向来排列的第三译码线，其是耦接至相应区域译码线以及第一译码线的一者。
-
公开(公告)号：CN101753144A
公开(公告)日：2010-06-23
申请号：CN200910146981.X
申请日：2009-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H03M1/66
CPC classification number: H03M1/0651 , H03M1/0648 , H03M1/682 , H03M1/687 , H03M1/747
Abstract: 一种用于将数字信号转换为模拟信号的数模转换器(DAC)，包括第一温度计解码器和第二温度计解码器。所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码。所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码。所述DAC进一步包括多个宏单元，每个宏单元由所述第一温度计码的一个位所控制。所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号。所述DAC进一步包括被配置为根据所述第二温度计码提供第二模拟信号的一个宏单元，所述宏单元进一步配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号。
-
公开(公告)号：CN115440724A
公开(公告)日：2022-12-06
申请号：CN202210632574.5
申请日：2022-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L21/8234
Abstract: 本发明的实施例涉及半导体器件及其形成方法。半导体器件包括：衬底；以及单元区，具有相对于第一方向相对的第一侧和第二侧，单元区包括形成在衬底中在第一方向上延伸的有源区；相对于在垂直于第一方向的第二方向上的假想第一参考线，有源区的第一多数具有与第一参考线对齐的第一端部，第一侧平行于且靠近第一参考线；相对于在第二方向上的假想第二参考线，有源区的第二多数具有与第二参考线对齐的第二端部，第二侧平行于且靠近第二参考线；以及栅极结构，对应地位于有源区中的第一有源区和第二有源区上；以及其中，相对于第二方向，栅极结构中的所选择栅极结构的第一端部邻接位于第一有源区和第二有源区之间的中间区。
-
公开(公告)号：CN114822610A
公开(公告)日：2022-07-29
申请号：CN202210210501.7
申请日：2022-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/02
Abstract: 本揭示文件提供一种半导体排列及其形成方法。半导体排列包含：包含数个位元格的一记忆体阵列，及用于存取该些位元格的一周边逻辑区块。该周边逻辑区块包含：具有一第一宽度的一第一纳米结构，该第一纳米结构用于提供电力至该周边逻辑区块的一第一逻辑单元；及一第二纳米结构，该第二纳米结构与该第一纳米结构轴向对准且具有小于该第一宽度的一第二宽度、用于提供电力至该周边逻辑区块的一第二逻辑单元。
-
公开(公告)号：CN105024700A
公开(公告)日：2015-11-04
申请号：CN201510427043.2
申请日：2009-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H03M1/66
CPC classification number: H03M1/0651 , H03M1/0648 , H03M1/682 , H03M1/687 , H03M1/747
Abstract: 一种用于将数字信号转换为模拟信号的数模转换器(DAC)，包括第一温度计解码器和第二温度计解码器。所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码。所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码。所述DAC进一步包括多个宏单元，每个宏单元由所述第一温度计码的一个位所控制。所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号。所述DAC进一步包括被配置为根据所述第二温度计码提供第二模拟信号的一个宏单元，所述宏单元进一步配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.026 seconds)
