公开(公告)号：CN113488087B

公开(公告)日：2024-02-27

申请号：CN202110266673.1

申请日：2021-03-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 粘逸昕 ,  赵威丞 ,  林志宇 ,  藤原英弘 ,  陈炎辉 ,  王茹毓

IPC: G11C5/06 ,  G11C5/02

Abstract: 一种存储器件，包括第一程序线和第二程序线。第一程序线的第一部分形成在第一导电层中，并且第一程序线的第二部分形成在第一导电层上方的第二导电层中。第二程序线的第一部分形成在第一导电层中。第二程序线的第二部分形成在第二导电层中。第二程序线的第三部分形成在第二导电层上方的第三导电层中。第一程序线的第一部分和第二部分彼此大小不同，并且第二程序线的第一部分、第二部分和第三部分彼此大小不同。

公开(公告)号：CN113937063A

公开(公告)日：2022-01-14

申请号：CN202110245909.3

申请日：2021-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧有呈 ,  胡智翔 ,  王茹毓 ,  陈蓉萱 ,  江庭玮

IPC: H01L21/8244 ,  H01L27/11

Abstract: 一种半导体器件包含至少一个存储器单元和至少一个逻辑单元。该至少一个逻辑单元紧邻至少一个存储器单元设置且包含多个鳍。该多个鳍分为用于形成晶体管的多个鳍组。多个鳍组的两个相邻组之间的距离不同于多个鳍组的另两个相邻组之间的距离。本发明还公开了一种制造集成电路的方法。

公开(公告)号：CN113488087A

公开(公告)日：2021-10-08

申请号：CN202110266673.1

申请日：2021-03-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 粘逸昕 ,  赵威丞 ,  林志宇 ,  藤原英弘 ,  陈炎辉 ,  王茹毓

IPC: G11C5/06 ,  G11C5/02

Abstract: 一种存储器件，包括第一程序线和第二程序线。第一程序线的第一部分形成在第一导电层中，并且第一程序线的第二部分形成在第一导电层上方的第二导电层中。第二程序线的第一部分形成在第一导电层中。第二程序线的第二部分形成在第二导电层中。第二程序线的第三部分形成在第二导电层上方的第三导电层中。第一程序线的第一部分和第二部分彼此大小不同，并且第二程序线的第一部分、第二部分和第三部分彼此大小不同。

公开(公告)号：CN115440724A

公开(公告)日：2022-12-06

申请号：CN202210632574.5

申请日：2022-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王茹毓 ,  萧有呈 ,  林高正 ,  苏品岱 ,  江庭玮

IPC: H01L27/02 ,  H01L27/088 ,  H01L21/8234

Abstract: 本发明的实施例涉及半导体器件及其形成方法。半导体器件包括：衬底；以及单元区，具有相对于第一方向相对的第一侧和第二侧，单元区包括形成在衬底中在第一方向上延伸的有源区；相对于在垂直于第一方向的第二方向上的假想第一参考线，有源区的第一多数具有与第一参考线对齐的第一端部，第一侧平行于且靠近第一参考线；相对于在第二方向上的假想第二参考线，有源区的第二多数具有与第二参考线对齐的第二端部，第二侧平行于且靠近第二参考线；以及栅极结构，对应地位于有源区中的第一有源区和第二有源区上；以及其中，相对于第二方向，栅极结构中的所选择栅极结构的第一端部邻接位于第一有源区和第二有源区之间的中间区。

公开(公告)号：CN114822610A

公开(公告)日：2022-07-29

申请号：CN202210210501.7

申请日：2022-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王博昇 ,  王茹毓 ,  林洋绪 ,  萧有呈

IPC: G11C5/02

Abstract: 本揭示文件提供一种半导体排列及其形成方法。半导体排列包含：包含数个位元格的一记忆体阵列，及用于存取该些位元格的一周边逻辑区块。该周边逻辑区块包含：具有一第一宽度的一第一纳米结构，该第一纳米结构用于提供电力至该周边逻辑区块的一第一逻辑单元；及一第二纳米结构，该第二纳米结构与该第一纳米结构轴向对准且具有小于该第一宽度的一第二宽度、用于提供电力至该周边逻辑区块的一第二逻辑单元。