-
公开(公告)号：CN111177998A
公开(公告)日：2020-05-19
申请号：CN201911006597.X
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398
Abstract: 一种用于修改集成电路设计的方法，其特征在于，包括：将集成电路(IC)示意图中的电压域的预设电压值指派给电压域中的网，通过对网执行电路模拟来产生网的模拟电压值，以及基于网的模拟电压值修改IC示意图以包括与网相关联的电压值。
-
公开(公告)号：CN105447222A
公开(公告)日：2016-03-30
申请号：CN201510603715.0
申请日：2015-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本发明提供用于集成电路的工艺变化分析的方法及对应的系统。根据器件参数和工艺参数，生成描述集成电路的电子器件的网表。工艺参数包括电子器件单独的局部工艺参数和电子器件共用的全局工艺参数。识别关键电子器件，该关键电子器件包括对集成电路的设计规范的性能参数具有最大贡献的器件参数。确定用于关键电子器件的全局工艺参数和局部工艺参数的敏感度值。敏感度值代表一个或多个性能参数对关键电子器件的全局和局部工艺参数的变化有多敏感。基于敏感度值对Monte Carlo(MC)样本进行分类。
-
公开(公告)号：CN102841500B
公开(公告)日：2015-04-15
申请号：CN201210042553.4
申请日：2012-02-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种方法，包括：提供集成电路设计；以及根据布局生成多个双重图样化分解，多个双重图样化分解中的每一个都包括分离为双重图样化掩模组的第一掩模和第二掩模。确定第一和第二掩模之间的最大偏移，其中，最大偏移是用于在晶片上实施所述布局的制造工艺中的最大预期掩模偏移。对于多个双重图样化分解的每一个，使用由最大偏移限定的范围内的掩模偏移来仿真最坏情况的性能值。仿真最坏情况性能的步骤包括计算对应于掩模偏移的电容值，并且使用高阶方程式或分段方程式计算电容值。
-
公开(公告)号：CN114815049B
公开(公告)日：2024-08-09
申请号：CN202210275751.9
申请日：2022-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G02B6/12
Abstract: 本申请公开了定向可调光学反射器。一种光学电路包括一个或多个输入波导、多个输出波导和反射器结构。反射器结构的至少一部分与一个或多个输入波导形成界面。反射器结构的该部分具有比一个或多个输入波导小的折射率。电子电路电耦合到光学电路。电子电路生成不同的电信号并向反射器结构发送不同的电信号。响应于反射器结构接收到不同的电信号，界面处或界面附近的载流子浓度水平或界面处或界面附近的温度发生变化，使得从一个或多个输入波导接收的入射辐射被反射器结构可调整地反射到多个输出波导中的目标输出波导中。
-
公开(公告)号：CN114994831A
公开(公告)日：2022-09-02
申请号：CN202110786160.3
申请日：2021-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例公开用于硅光子(SiPh)结构的装置和方法，硅光子结构包括以下各项的集成：电子集成电路(EIC)；光子集成电路(PIC)，安置在电子集成电路的顶部上；两个或大于两个聚合物波导(PWG)，安置在光子集成电路的顶部上且由包覆聚合物层和芯聚合物层形成；以及集成扇出型重布线(InFO RDL)层，安置在两个或大于两个聚合物波导的顶部上。聚合物波导的操作是基于包覆聚合物和芯聚合物的折射率。通过边缘耦合、反射棱镜以及光栅耦合提供层间光信号耦合。晶片级系统实施硅光子结构管芯且在聚合物波导之间提供管芯间信号光学内连。
-
Patent Agency Ranking
公开(公告)号：CN114510898A
公开(公告)日：2022-05-17
申请号：CN202111541023.X
申请日：2021-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/394 , G03F7/00 , H01L21/027
Abstract: 本发明实施例涉及一种用于制造集成电路IC的方法及系统。该方法包含：在示意图中识别第一边缘元件及第二边缘元件，所述边缘元件包含其布局图案经配置以符合第一布局栅格的装置；识别所述第一边缘元件与所述第二边缘元件之间的所有元件，所述经识别元件中的至少一者包含其布局图案经配置以符合比所述第一布局栅格精细的第二布局栅格的装置；及计算所述第一边缘元件与所述第二边缘元件之间的所述经识别元件的组合布局图案的空间量以确定所述组合布局图案是否符合所述第一布局栅格。
-
公开(公告)号：CN110858266B
公开(公告)日：2024-04-16
申请号：CN201910281001.0
申请日：2019-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 调整集成电路设计布图方法包含于第一技术节点，接收第一集成电路的第一集成电路设计布图，依据设计规则，从第一栅极布图图案取得第二栅极布图图案，基于第一、第二栅极布图图案，决定第一集成电路设计布图在第一方向上的变化因子，以及沿第一方向，使用变化因子调整第一互连布图图案以决定第二互连布图图案。第一集成电路设计布图包含第一栅极布图图案，第一互连布图图案，可缩小区域，与不可缩小区域。设计规则与第二技术节点有关。每个变化因子对应至可缩小与不可缩小区域中的一个。第二互连布图图案连接至第二栅极布图图案。
-
公开(公告)号：CN114824051A
公开(公告)日：2022-07-29
申请号：CN202210059504.5
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括光学组件和与光学组件相邻并且配置为控制光学组件的温度的热控制机构。热控制机构包括导电结构、第一热电构件以及与第一热电构件相对的第二热电构件。第一热电构件与第二热电构件电连接至导电结构。第一热电构件和第二热电构件具有相反的导电类型。半导体结构还包括围绕光学组件与部分热控制机构的第一介电层，其中导电结构位于第一介电层上方，并且第一热电构件与第二热电构件由第一介电层围绕。半导体结构还包括延伸穿过第一介电层并且电连接至导电结构的第一通孔。本发明的实施例还涉及制造半导体结构的方法。
-
公开(公告)号：CN110858266A
公开(公告)日：2020-03-03
申请号：CN201910281001.0
申请日：2019-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 调整集成电路设计布图方法包含于第一技术节点，接收第一集成电路的第一集成电路设计布图，依据设计规则，从第一栅极布图图案取得第二栅极布图图案，基于第一、第二栅极布图图案，决定第一集成电路设计布图在第一方向上的变化因子，以及沿第一方向，使用变化因子调整第一互连布图图案以决定第二互连布图图案。第一集成电路设计布图包含第一栅极布图图案，第一互连布图图案，可缩小区域，与不可缩小区域。设计规则与第二技术节点有关。每个变化因子对应至可缩小与不可缩小区域中的一个。第二互连布图图案连接至第二栅极布图图案。
-
公开(公告)号：CN105447222B
公开(公告)日：2018-09-25
申请号：CN201510603715.0
申请日：2015-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本发明提供用于集成电路的工艺变化分析的方法及对应的系统。根据器件参数和工艺参数，生成描述集成电路的电子器件的网表。工艺参数包括电子器件单独的局部工艺参数和电子器件共用的全局工艺参数。识别关键电子器件，该关键电子器件包括对集成电路的设计规范的性能参数具有最大贡献的器件参数。确定用于关键电子器件的全局工艺参数和局部工艺参数的敏感度值。敏感度值代表一个或多个性能参数对关键电子器件的全局和局部工艺参数的变化有多敏感。基于敏感度值对Monte Carlo(MC)样本进行分类。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.039 seconds)
