-
公开(公告)号：CN114975310A
公开(公告)日：2022-08-30
申请号：CN202210027236.9
申请日：2022-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367 , H01L25/18 , H01L21/50 , H01L21/56
Abstract: 一种集成电路元件与集成电路元件的制造方法，集成电路元件包含散热器、散热器上方的电子组件、电子组件上方的光学组件、光学组件上方的多层结构、以及多层结构上方的重分布结构。多层结构包含光学耦合到光学组件的波导。重分布结构通过穿过光学组件与多层结构的介层窗电性耦合到电子组件。
-
公开(公告)号：CN114824051A
公开(公告)日：2022-07-29
申请号：CN202210059504.5
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括光学组件和与光学组件相邻并且配置为控制光学组件的温度的热控制机构。热控制机构包括导电结构、第一热电构件以及与第一热电构件相对的第二热电构件。第一热电构件与第二热电构件电连接至导电结构。第一热电构件和第二热电构件具有相反的导电类型。半导体结构还包括围绕光学组件与部分热控制机构的第一介电层，其中导电结构位于第一介电层上方，并且第一热电构件与第二热电构件由第一介电层围绕。半导体结构还包括延伸穿过第一介电层并且电连接至导电结构的第一通孔。本发明的实施例还涉及制造半导体结构的方法。
-
公开(公告)号：CN103377304B
公开(公告)日：2016-06-01
申请号：CN201210251649.1
申请日：2012-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F17/5081
Abstract: 一种方法包括：从半导体电路的第一布局提取第一网表，并且基于第一网表估计布局依赖效应数据。使用电子设计自动化工具，基于第一网表实施半导体电路的第一仿真，并且使用电子设计自动化工具，基于电路原理图实施半导体电路的第二仿真。计算至少一个布局依赖效应的权重和灵敏度，并且基于权重和灵敏度调节半导体电路的第一布局，以提供半导体电路的第二布局。将第二布局存储在非暂时存储介质中。本发明还提供了用于减小布局依赖效应的系统和方法。
-
公开(公告)号：CN104752415A
公开(公告)日：2015-07-01
申请号：CN201410800239.7
申请日：2014-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/10 , H01L21/768
CPC classification number: G06F17/5077 , G06F17/5072 , G06F2217/02 , G06F2217/66 , H01L21/76898 , H01L23/481 , H01L23/528 , H01L25/0657 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了三维集成电路及其制造方法。本发明提供了一种标准三维集成电路单元装置，包括第一叠层和第二叠层。第二叠层位于第一叠层之上。第一叠层包括第一单元。第二叠层包括第二单元和第三单元。第三单元包括第一ILV以将第一叠层中的第一单元连接至第二叠层中的第二单元。第三单元还包括第二ILV，第一ILV和第二ILV沿着第一方向延伸。第一叠层还包括第四单元。第二叠层还包括第五单元。第三单元的第二ILV被布置为连接第一叠层的第四单元和第二叠层的第五单元。在一些实施例中，第二叠层还包括备用单元，备用单元包括用于ECO的目的备用ILV。本发明还提供了一种使用处理器来配置三维集成电路布局的方法。
-
公开(公告)号：CN101447275A
公开(公告)日：2009-06-03
申请号：CN200810086309.1
申请日：2008-03-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01F17/0013 , H01F2017/002 , H01F2017/0046 , H01F2017/0073 , H01F2017/0086 , H01L23/5227 , H01L28/10 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种螺旋电感结构及其制备方法与封装结构。在一个实施例中，所述方法包括提供基材，在该基材上方形成螺旋图案化导体层，用以形成平面螺旋导体。介层洞形成于螺旋图案化导体层内部的基材中，该介层洞通过硅通孔技术制成。之后，以核心层填充该介层洞，其中该核心层从该基材的下表面延伸到上表面。本发明能够提高螺旋电感结构的品质因数，并可将其整合于IC芯片上。
-
Patent Agency Ranking
公开(公告)号：CN110610921B
公开(公告)日：2022-03-22
申请号：CN201910306010.0
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L27/04 , H01L21/48
Abstract: 本发明的实施例提供了一种半导体器件、集成电路及其形成方法。集成电路包括第一半导体晶圆、第二半导体晶圆、第一互连结构、电感器、第二互连结构和衬底通孔。第一半导体晶圆在第一半导体晶圆的正面具有第一器件。第二半导体晶圆接合至第一半导体晶圆。第一互连结构位于第一半导体晶圆的背面之下。电感器位于第一半导体晶圆之下，并且电感器的至少部分位于第一互连结构内。第二互连结构位于第一半导体晶圆的正面上。衬底通孔延伸穿过第一半导体晶圆。电感器通过第二互连结构和衬底通孔连接至至少第一器件。
-
公开(公告)号：CN112417809A
公开(公告)日：2021-02-26
申请号：CN202010830759.8
申请日：2020-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398 , G06F16/58
Abstract: 本公开提出一种用于校验具有至少一个硅光子器件的集成电路堆叠的方法。此方法将虚设层和虚设层文本添加到集成电路的至少一个硅光子器件的端子，并进行对包含虚设层和虚设层文本的集成电路的布局对比原理图(layout versus schematic)检查。
-
公开(公告)号：CN111244081A
公开(公告)日：2020-06-05
申请号：CN201911188326.0
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路装置，例如一计算机系统，包括一互连元件晶粒及至少两个附加集成晶片上系统(System on Integrated Chip,SOIC)晶粒以面朝面(Face to Face,F2F)堆叠于该互连元件晶粒上。该互连元件晶粒包括在一表面上的电连接器，以致能连接到和/或多个附加SOIC晶粒之间。该互连元件晶粒包括是一集成扇出结构(Integrated Fan Out,InFO)的至少一重布电路结构及至少一硅穿孔(Through-Silicon Via,TSV)。该TSV致能于一信号线、电源线或地线之间，从该互连元件晶粒的一相对表面至该重布电路结构和/或电连接器的连结。该附加SOIC晶粒的至少一个堆叠成面朝背(Face to Back,F2B)的一个三维集成电路(Three-Dimensional Integrated Circuit,3DIC)晶粒。
-
公开(公告)号：CN110660759A
公开(公告)日：2020-01-07
申请号：CN201910580121.0
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367
Abstract: 本揭露描述了可以在三维系统整合晶片结构的功能区域或非功能区域中形成的散热结构。在一些实施例中，散热结构将记忆体晶粒或晶片的平均操作温度维持为低于约90℃。例如，结构包括具有晶片层的堆叠，其中每个晶片层包括一或多个晶片和边缘部分。此结构还包括设置在每个晶片层的边缘部分上的热界面材料、设置在堆叠的顶部晶片层上方的热界面材料层，以及在热界面材料层上方的散热器。
-
公开(公告)号：CN114994831B
公开(公告)日：2025-01-24
申请号：CN202110786160.3
申请日：2021-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例公开用于硅光子(SiPh)结构的装置和方法，硅光子结构包括以下各项的集成：电子集成电路(EIC)；光子集成电路(PIC)，安置在电子集成电路的顶部上；两个或大于两个聚合物波导(PWG)，安置在光子集成电路的顶部上且由包覆聚合物层和芯聚合物层形成；以及集成扇出型重布线(InFO RDL)层，安置在两个或大于两个聚合物波导的顶部上。聚合物波导的操作是基于包覆聚合物和芯聚合物的折射率。通过边缘耦合、反射棱镜以及光栅耦合提供层间光信号耦合。晶片级系统实施硅光子结构管芯且在聚合物波导之间提供管芯间信号光学内连。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.038 seconds)
