公开(公告)号：CN118714841A

公开(公告)日：2024-09-27

申请号：CN202410739923.2

申请日：2024-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建呈 ,  詹伟闵 ,  周群策 ,  黄千辉 ,  涂咏甯

IPC: H10B10/00 ,  H01L23/00

Abstract: 一种集成电路器件包括：第一和第二堆叠晶体管结构，包括位于半导体衬底中的相应第一、第二、第三和第四晶体管；第一和第二位线以及字线，位于半导体衬底的前侧或背侧之一上；以及电源线，位于前侧或背侧之另一者上。第一晶体管包括电连接到第一位线的源极/漏极(S/D)端子、电连接到第二晶体管的S/D端子的S/D端子、以及电连接到字线的栅极，第三晶体管包括电连接到第二位线的S/D端子、电连接到第四晶体管的S/D端子的S/D端子、以及电连接到字线的栅极，第二和第四晶体管包括电连接到电源线的S/D端子。本申请的实施例还提供了一种制造堆叠晶体管物理不可克隆功能器件的方法、物理不可克隆功能电路及集成电路器件。

公开(公告)号：CN118380028A

公开(公告)日：2024-07-23

申请号：CN202410349922.7

申请日：2024-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴威震 ,  林建呈 ,  黄千辉 ,  钟彥麟 ,  詹伟闵

IPC: G11C16/04 ,  G11C16/08

Abstract: 一种存储器单元，包括第一和第二传输通过门、读取字线和写入字线。第一传输通过门包括第一通过门晶体管和第二通过门晶体管。第二传输通过门包括第三通过门晶体管和第四通过门晶体管。读取字线在衬底的前侧上方的第一金属层上。写入字线在与衬底的前侧相对的衬底的背侧下方的第二金属层上。在写入操作期间，第一通过门晶体管和第三通过门晶体管响应于写入字线信号而接通。在接通第一通过门晶体管和第三通过门晶体管之后，在写入操作期间，响应于读取字线信号而接通第二通过门晶体管和第四通过门晶体管。本申请的实施例还公开了制造存储器单元的方法。

公开(公告)号：CN118317594A

公开(公告)日：2024-07-09

申请号：CN202410300661.X

申请日：2024-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟彥麟 ,  林高正 ,  吴威震 ,  李培源 ,  林建呈 ,  周群策 ,  黄千辉 ,  涂咏甯 ,  吴尚霖 ,  锺嘉哲 ,  洪佳琪 ,  詹伟闵 ,  陈炎辉

IPC: H10B10/00 ,  H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 一种集成电路(IC)器件，包括多个存储器区段。每个存储器区段包括多个存储器单元，以及电耦合到多个存储器单元并布置在IC器件的第一侧上的局部位线。IC器件还包括全局位线，全局位线电耦合到多个存储器区段，并且布置在IC器件的第二侧上。第二侧在集成电路器件的厚度方向上与第一侧相对。本申请的实施例还提供了存储器单元和操作存储器器件的方法。