公开(公告)号：CN107871517A

公开(公告)日：2018-04-03

申请号：CN201710610945.9

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  安贾纳·辛格 ,  叶哲儒 ,  谢豪泰

IPC: G11C11/412 ,  G11C11/417

CPC classification number: G11C7/12 ,  G11C5/06 ,  G11C7/06 ,  G11C7/065 ,  G11C7/18 ,  G11C11/4074 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C11/419 ,  G11C2207/002 ,  G11C11/412 ,  G11C11/417

Abstract: 本发明实施例涉及存储器装置及其操作方法。本发明实施例提供一种存储器装置，其包含存储器单元、局部位线、数据线、第一通过门电路及第二通过门电路以及感测放大器。所述局部位线耦合到所述存储器单元。所述第一通过门电路耦合到所述局部位线及所述数据线且经配置以将所述局部位线耦合到所述数据线。所述第二通过门电路耦合到所述数据线及所述全局位线且经配置以将所述数据线耦合到所述全局位线。所述感测放大器耦合到所述数据线。

公开(公告)号：CN113488095A

公开(公告)日：2021-10-08

申请号：CN202110680897.7

申请日：2021-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  谢豪泰 ,  叶哲儒

IPC: G11C16/04 ,  G11C7/18 ,  G11C8/08

Abstract: 提供了一种设计电路的方法。该方法包括：设置电路；选择该电路中的第一NMOS鳍式场效应晶体管；以及将具有第一鳍数量的第一NMOS鳍式场效应晶体管替换为具有第二鳍数量的第二NMOS鳍式场效应晶体管和具有第三鳍数量的第三NMOS鳍式场效应晶体管，其中，第二鳍数量与第三鳍数量之和等于第一鳍数量。本发明的实施例还提供了一种SRAM器件。

公开(公告)号：CN113205845A

公开(公告)日：2021-08-03

申请号：CN202110109714.6

申请日：2021-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶哲儒 ,  陈彝梓 ,  谢豪泰

IPC: G11C11/413

Abstract: 一种存储器器件，包含存储单元阵列以及可操作地耦合到存储阵列的多个外围电路。电力控制电路可配置成单独地控制对多个外围电路和存储单元阵列中的每一个的电力施加。跨不同电力域插入开关器件以针对连接到不同电力域的外围电路实现相同顺序唤醒路径可减小峰值电流。

公开(公告)号：CN108962312A

公开(公告)日：2018-12-07

申请号：CN201810494280.4

申请日：2018-05-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  李政宏 ,  廖宏仁 ,  谢豪泰 ,  王俐文 ,  叶哲儒 ,  赛赫尔普列特辛格 ,  哈门特帕特尔 ,  曼尼什阿若拉

IPC: G11C11/419

Abstract: 一种半导体存储器装置，包括：多个存储单元，配置成存储数字数据；以及输入复用器，配置成实现从多个存储单元选择特定存储单元。半导体存储器装置进一步包括：读取/写入驱动电路，配置成从选择的存储单元读取数据以及将数据写入选择的存储单元；以及写入逻辑块，配置成将逻辑控制提供到读取/写入驱动电路以用于将数据写入选择的存储单元。读取/写入驱动电路可通过数据线及倒置数据线耦合到读取/写入输入复用器，且选择的存储单元的读取操作及写入操作发生于相同数据线及倒置数据线。

公开(公告)号：CN113488095B

公开(公告)日：2024-02-23

申请号：CN202110680897.7

申请日：2021-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  谢豪泰 ,  叶哲儒

IPC: G11C16/04 ,  G11C7/18 ,  G11C8/08

Abstract: 提供了一种设计电路的方法。该方法包括：设置电路；选择该电路中的第一NMOS鳍式场效应晶体管；以及将具有第一鳍数量的第一NMOS鳍式场效应晶体管替换为具有第二鳍数量的第二NMOS鳍式场效应晶体管和具有第三鳍数量的第三NMOS鳍式场效应晶体管，其中，第二鳍数量与第三鳍数量之和等于第一鳍数量。本发明的实施例还提供了一种SRAM器件。

公开(公告)号：CN114825884A

公开(公告)日：2022-07-29

申请号：CN202210055325.4

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶哲儒 ,  许育豪 ,  谢豪泰 ,  李政宏

IPC: H02M1/32 ,  G11C7/12

Abstract: 一种位元线预充电电路以及对位元线预充电的方法。当一位元线预充电范围落在预定预充电规定范围内时，以位元线预充电电路内部的时脉信号为基准，对位元线进行预充电。当一位元线预充电范围落在预定预充电规定范围外时，以位元线预充电电路外部的时脉信号为基准，对位元线进行预充电。

公开(公告)号：CN107204767A

公开(公告)日：2017-09-26

申请号：CN201611072621.6

申请日：2016-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  李政宏 ,  廖宏仁 ,  谢豪泰 ,  叶哲儒

IPC: H03K19/0185

CPC classification number: H03K19/018521 ,  H03K19/018507

Abstract: 本发明实施例揭露一种新颖电平移位器。所述电平移位器的电路包含八个MOD晶体管及一电容器，第一MOS晶体管具有耦合到第一预定供应电压VDDM的源极，第二MOS晶体管具有耦合到第一预定供应电压VDDM的源极，第三MOS晶体管具有耦合到所述第一MOS晶体管的漏极的源极，第四MOS晶体管具有耦合到所述第二MOS晶体管的漏极的源极，第五MOS晶体管具有耦合到所述第三MOS晶体管的漏极及所述第二MOS晶体管的栅极的源极，以及耦合到所述第三MOS晶体管的栅极及输入节点的栅极，以及耦合到接地的漏极，第六MOS晶体管具有耦合到所述第四MOS晶体管的漏极及所述第一MOS晶体管的栅极以及输出节点的源极。