公开(公告)号：CN106415515B

公开(公告)日：2019-06-25

申请号：CN201580028295.6

申请日：2015-06-05

申请人： 英特尔公司

发明人： M·德伯格 ,  Y·M·穆莎

IPC分类号： G06F13/38

CPC分类号： G06F13/1673 ,  G06F5/065 ,  G06F5/14 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3851 ,  G06F9/3855 ,  G06F12/0875 ,  G06F13/28 ,  G06F13/4282 ,  G06F2205/067 ,  G06F2205/126 ,  G06F2212/452 ,  G06F2213/0026

摘要： 用于使用不具有sfence的优化的PIO写入序列来发送分组的方法和装置。在支持乱序执行的处理器处接收用于将分组数据写入经编程的输入/输出(PIO)发送存储器的PIO写入指令的序列。以原始的顺序接收且乱序地执行PIO写入指令，每一条PIO写入指令将数据的存储单元写入存储缓冲器或将数据的存储块写入存储缓冲器。为存储缓冲器提供逻辑以检测存储块何时被填充，从而导致在那些存储块中的数据经由PCIe投递的写入而耗尽，所述PCIe投递的写入被写入由PIO写入指令定义的地址处的PIO发送存储器中的发送块。采用逻辑以检测分组的填充尺寸并检测分组的发送块何时已被填充，从而使分组数据能够有资格流出。

公开(公告)号：CN104881596B

公开(公告)日：2019-06-04

申请号：CN201410775886.7

申请日：2014-12-15

申请人： 英特尔公司

发明人： R·勒斯列-赫德 ,  I·埃里克山德洛维奇 ,  I·安奈蒂 ,  A·贝伦宗 ,  M·戈德史密斯 ,  S·约翰逊 ,  F·麦克金 ,  C·罗扎斯 ,  U·萨瓦高恩卡 ,  V·斯卡拉塔 ,  V·尚伯格 ,  W·史密斯

IPC分类号： G06F21/45 ,  G06F21/53

CPC分类号： G06F21/604 ,  G06F9/3004 ,  G06F12/0875 ,  G06F12/145 ,  G06F12/1466 ,  G06F12/1491 ,  G06F21/53 ,  G06F21/72 ,  G06F21/78 ,  G06F2221/2141

摘要： 公开了用于在安全处理环境中修改存储器权限的发明的各实施例。在一个实施例中，处理器包括指令单元和执行单元。指令单元将接收修改安全飞地中的页面的访问权限的指令。执行单元将执行指令。指令的执行包括在飞地页面缓存图条目中设置新的访问权限。此外，根据新的访问权限，页面还立即从安全飞地内可访问。

公开(公告)号：CN108885586A

公开(公告)日：2018-11-23

申请号：CN201780021196.4

申请日：2017-03-02

申请人： 英特尔公司

发明人： J·A·科尔曼 ,  P·C·阿雷拉诺 ,  G·德朗

IPC分类号： G06F12/0811 ,  G06F12/0862 ,  G06F9/50

CPC分类号： G06F9/3802 ,  G06F9/3016 ,  G06F12/0862 ,  G06F12/0875 ,  G06F2212/1024 ,  G06F2212/452 ,  G06F2212/6028

摘要： 一个方面的处理器包括处于多个不同高速缓存层级的多个高速缓存。该处理器还包括用于对取出指令解码的解码单元。该取出指令用于指示存储器位置的地址信息，并且该取出指令用于指示多个不同的高速缓存层级中的高速缓存层级。处理器还包括与解码单元耦合并且与处于所指示的高速缓存层级的高速缓存耦合的高速缓存控制器。该高速缓存控制器用于响应于取出指令而将与存储器位置相关联的数据存储在高速缓存中，其中，从架构上保证该取出指令将被完成。公开了其他处理器、方法、系统以及存储指令的机器可读存储介质。

公开(公告)号：CN105009072B

公开(公告)日：2018-11-23

申请号：CN201380072019.0

申请日：2013-01-31

申请人： 慧与发展有限责任合伙企业

发明人： 李秉中 ,  T·M·范 ,  D·舒马赫

IPC分类号： G06F12/0875 ,  G06F12/14 ,  G06F9/4401 ,  G06F21/57 ,  G06F21/74 ,  G06F8/654

CPC分类号： G06F9/441 ,  G06F8/654 ,  G06F9/4403 ,  G06F12/0246 ,  G06F12/0875 ,  G06F12/0882 ,  G06F12/1433 ,  G06F21/572 ,  G06F21/74 ,  G06F2212/452 ,  G06F2212/603 ,  G06F2212/7201

摘要： 本文所公开的例子涉及更新提交列表以指示数据将被写入固件接口(FI)变量存储库。例子包括在给定的SMM事件期间将目标数据存储在计算设备的系统管理存储器的变量存储库缓存中，在所述给定的SMM事件期间更新提交列表以指示目标数据将被写入FI变量存储库，并结束所述给定的SMM事件，而在所述给定的SMM事件期间没有至少某一部分目标数据被写入FI变量存储库。

公开(公告)号：CN108780422A

公开(公告)日：2018-11-09

申请号：CN201780018218.1

申请日：2017-03-13

申请人： 高通股份有限公司

发明人： C·B·韦里利 ,  M·C·A·A·黑德斯 ,  N·瓦伊德亚纳坦

IPC分类号： G06F12/02 ,  G06F11/10 ,  H03M7/30 ,  H03M13/00 ,  G06F12/0875 ,  G06F12/12 ,  G06F12/0862

CPC分类号： G06F3/0638 ,  G06F3/0604 ,  G06F3/0632 ,  G06F3/0673 ,  G06F11/1004 ,  G06F11/1048 ,  G06F11/1076 ,  G06F12/0223 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/12 ,  G06F2212/1024 ,  G06F2212/1044 ,  G06F2212/401 ,  G06F2212/403 ,  G06F2212/466 ,  H03M7/30 ,  H03M13/6312

摘要： 本发明公开在基于中央处理单元CPU的系统中使用压缩指示符CI提示目录来提供存储器带宽压缩。在这点上，一种经压缩存储器控制器提供包括多个CI提示目录条目的CI提示目录，所述CI提示目录条目各自提供多个CI提示。所述经压缩存储器控制器经配置以接收包括存储线的物理地址的存储器读取请求，且起始包括所请求的读取长度值的存储器读取事务。所述经压缩存储器控制器进一步经配置以与起始所述存储器读取事务并行地，确定所述物理地址是否对应于所述CI提示目录中的CI提示目录条目。如果是，那么所述经压缩存储器控制器从所述CI提示目录的所述CI提示目录条目读取CI提示，并基于所述CI提示来修改所述存储器读取事务的所述所请求的读取长度值。

公开(公告)号：CN108475235A

公开(公告)日：2018-08-31

申请号：CN201680078338.6

申请日：2016-12-09

申请人： 高通股份有限公司

发明人： S·莫洛伊 ,  D·T·全

IPC分类号： G06F12/0868 ,  G06F12/0893 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0875

CPC分类号： G06F12/0638 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0868 ,  G06F12/0875 ,  G06F12/0891 ,  G06F12/0893 ,  G06F2212/1032 ,  G06F2212/205 ,  G06F2212/214 ,  G06F2212/281 ,  G06F2212/3042 ,  G06F2212/305

摘要： 公开了用于利用易失性存储器程序高速缓存来提供非易失性系统存储器的系统、方法和计算机程序。一种这样的方法包括在非易失性随机存取存储器中存储可执行程序。响应于对可执行程序的最初启动，从非易失性随机存取存储器中将可执行程序加载到易失性存储器高速缓存中用于执行。响应于对可执行程序的最初中止，与可执行程序相对应的高速缓存页面被冲洗到非易失性随机存取存储器中。

公开(公告)号：CN104756068B

公开(公告)日：2018-08-17

申请号：CN201280076796.8

申请日：2012-12-26

申请人： 英特尔公司

发明人： A·T·福塞斯 ,  B·J·希克曼 ,  J·C·豪尔 ,  C·J·休斯

IPC分类号： G06F9/06 ,  G06F9/30 ,  G06F13/14

CPC分类号： G06F9/3853 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30043 ,  G06F9/30098 ,  G06F9/30105 ,  G06F9/30145 ,  G06F9/3804 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3887 ,  G06F12/0875 ,  G06F12/1027 ,  G06F13/4282 ,  G06F15/8007 ,  G06F2212/1016 ,  G06F2212/452 ,  G06F2212/68

摘要： 根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。

公开(公告)号：CN108369552A

公开(公告)日：2018-08-03

申请号：CN201680070684.X

申请日：2016-10-31

申请人： 索尼互动娱乐有限责任公司

发明人： M.E.塞尔尼 ,  D.辛普森

IPC分类号： G06F11/36

CPC分类号： G06F11/3668 ,  G06F9/3001 ,  G06F9/30079 ,  G06F9/46 ,  G06F12/084 ,  G06F12/0875 ,  G06F12/1045 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/62

摘要： 装置可在时序测试模式下运行，在所述时序测试模式下，所述装置被配置来在用一个或多个处理器运行应用程序时，扰乱所述一个或多个处理器上发生的处理的时序。所述应用程序可在所述装置正在所述时序测试模式下运行时测试错误。

公开(公告)号：CN108351839A

公开(公告)日：2018-07-31

申请号：CN201680068757.1

申请日：2016-12-22

申请人： 英特尔公司

发明人： C.V.罗扎斯 ,  I.阿里山大罗维奇 ,  G.奈格 ,  F.X.麦克金 ,  I.阿纳蒂 ,  V.尚博格 ,  M.维吉 ,  R.M.莱斯利-赫德 ,  K.C.兹姆德青斯基 ,  S.查克拉巴蒂 ,  V.R.斯卡拉塔 ,  S.P.约翰逊

IPC分类号： G06F12/14

CPC分类号： G06F12/1408 ,  G06F12/0802 ,  G06F12/0875 ,  G06F12/1466 ,  G06F2212/1052 ,  G06F2212/402 ,  G06F2212/60 ,  H04L9/0891 ,  H04L9/0894 ,  H04L9/14 ,  H04L9/32 ,  H04L9/3226

摘要： 指令和逻辑支持挂起和恢复安全飞地页面高速缓存（EPC）中飞地的迁移。EPC将安全域控制结构（SDCS）存储在由用于管理进程的飞地和由飞地域可访问的存储中。第二处理器检查对应的版本阵列（VA）页面是否被绑定到SDCS，并且如果是的话，则：递增用于页面的SDSC中的版本计数器，使用SDCS中的版本计数器从EPC对页面执行认证加密，并将加密的页面写入外部存储器。第二处理器检查是否对应的VA页面被绑定到第二处理器的第二SDCS，并且如果是的话，则：使用第二SDCS中的版本计数器对页面执行认证解密，并且如果验证通过，则将解密的页面加载到第二处理器中的EPC。

公开(公告)号：CN108351784A

公开(公告)日：2018-07-31

申请号：CN201680064117.3

申请日：2016-09-28

申请人： 英特尔IP公司

发明人： J·马修

IPC分类号： G06F9/38

CPC分类号： G06F9/3855 ,  G06F9/30 ,  G06F9/30043 ,  G06F9/30145 ,  G06F12/0875 ,  G06F2212/452

摘要： 在一个实施例中，处理器包括解码逻辑、用于发布经解码指令的发布逻辑、以及用于执行程序的所发布指令的至少一个执行逻辑。所述至少一个执行逻辑用于乱序执行所述程序的至少一些指令，并且所述解码逻辑用于对所述程序的第一有序存储器指令进行解码并将其提供给所述发布逻辑。进而，所述发布逻辑用于将所述第一有序存储器指令排序在所述程序的第二有序存储器指令之前。描述并要求保护了其他实施例。