-
公开(公告)号：CN106415515B
公开(公告)日：2019-06-25
申请号：CN201580028295.6
申请日：2015-06-05
申请人： 英特尔公司
IPC分类号： G06F13/38
CPC分类号： G06F13/1673 , G06F5/065 , G06F5/14 , G06F9/30043 , G06F9/30087 , G06F9/3834 , G06F9/3851 , G06F9/3855 , G06F12/0875 , G06F13/28 , G06F13/4282 , G06F2205/067 , G06F2205/126 , G06F2212/452 , G06F2213/0026
摘要： 用于使用不具有sfence的优化的PIO写入序列来发送分组的方法和装置。在支持乱序执行的处理器处接收用于将分组数据写入经编程的输入/输出(PIO)发送存储器的PIO写入指令的序列。以原始的顺序接收且乱序地执行PIO写入指令，每一条PIO写入指令将数据的存储单元写入存储缓冲器或将数据的存储块写入存储缓冲器。为存储缓冲器提供逻辑以检测存储块何时被填充，从而导致在那些存储块中的数据经由PCIe投递的写入而耗尽，所述PCIe投递的写入被写入由PIO写入指令定义的地址处的PIO发送存储器中的发送块。采用逻辑以检测分组的填充尺寸并检测分组的发送块何时已被填充，从而使分组数据能够有资格流出。
-
公开(公告)号：CN109690477A
公开(公告)日：2019-04-26
申请号：CN201780054892.5
申请日：2017-09-01
申请人： 高通股份有限公司
发明人： V·R·克廷蒂·纳雷什 , A·克里希纳 , G·M·赖特
IPC分类号： G06F9/38
CPC分类号： G06F12/0862 , G06F9/3834 , G06F9/3842 , G06F2212/1021 , G06F2212/1032 , G06F2212/452 , G06F2212/6022 , G06F2212/6028
摘要： 本发明公开用于防止存储器违反的方法和设备。在一方面，获取单元从处理器的分支预测器存取与将由处理器执行的程序的指令块相关联的消歧指示符，并从指令高速缓冲存储器获取所述指令块。所述处理器基于所述消歧指示符指示所述指令块中的加载指令和/或存储指令可绕过所述程序的其它指令还是被所述程序的其它指令绕过，来执行所述指令块中的加载指令和/或存储指令。
-
公开(公告)号：CN108885586A
公开(公告)日：2018-11-23
申请号：CN201780021196.4
申请日：2017-03-02
申请人： 英特尔公司
IPC分类号： G06F12/0811 , G06F12/0862 , G06F9/50
CPC分类号： G06F9/3802 , G06F9/3016 , G06F12/0862 , G06F12/0875 , G06F2212/1024 , G06F2212/452 , G06F2212/6028
摘要： 一个方面的处理器包括处于多个不同高速缓存层级的多个高速缓存。该处理器还包括用于对取出指令解码的解码单元。该取出指令用于指示存储器位置的地址信息，并且该取出指令用于指示多个不同的高速缓存层级中的高速缓存层级。处理器还包括与解码单元耦合并且与处于所指示的高速缓存层级的高速缓存耦合的高速缓存控制器。该高速缓存控制器用于响应于取出指令而将与存储器位置相关联的数据存储在高速缓存中，其中，从架构上保证该取出指令将被完成。公开了其他处理器、方法、系统以及存储指令的机器可读存储介质。
-
公开(公告)号：CN105009072B
公开(公告)日：2018-11-23
申请号：CN201380072019.0
申请日：2013-01-31
申请人： 慧与发展有限责任合伙企业
IPC分类号： G06F12/0875 , G06F12/14 , G06F9/4401 , G06F21/57 , G06F21/74 , G06F8/654
CPC分类号： G06F9/441 , G06F8/654 , G06F9/4403 , G06F12/0246 , G06F12/0875 , G06F12/0882 , G06F12/1433 , G06F21/572 , G06F21/74 , G06F2212/452 , G06F2212/603 , G06F2212/7201
摘要： 本文所公开的例子涉及更新提交列表以指示数据将被写入固件接口(FI)变量存储库。例子包括在给定的SMM事件期间将目标数据存储在计算设备的系统管理存储器的变量存储库缓存中，在所述给定的SMM事件期间更新提交列表以指示目标数据将被写入FI变量存储库，并结束所述给定的SMM事件，而在所述给定的SMM事件期间没有至少某一部分目标数据被写入FI变量存储库。
-
公开(公告)号：CN104756068B
公开(公告)日：2018-08-17
申请号：CN201280076796.8
申请日：2012-12-26
申请人： 英特尔公司
CPC分类号： G06F9/3853 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30098 , G06F9/30105 , G06F9/30145 , G06F9/3804 , G06F9/3824 , G06F9/3836 , G06F9/3887 , G06F12/0875 , G06F12/1027 , G06F13/4282 , G06F15/8007 , G06F2212/1016 , G06F2212/452 , G06F2212/68
摘要： 根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。
-
公开(公告)号：CN108369552A
公开(公告)日：2018-08-03
申请号：CN201680070684.X
申请日：2016-10-31
申请人： 索尼互动娱乐有限责任公司
IPC分类号： G06F11/36
CPC分类号： G06F11/3668 , G06F9/3001 , G06F9/30079 , G06F9/46 , G06F12/084 , G06F12/0875 , G06F12/1045 , G06F2212/452 , G06F2212/50 , G06F2212/62
摘要： 装置可在时序测试模式下运行，在所述时序测试模式下，所述装置被配置来在用一个或多个处理器运行应用程序时，扰乱所述一个或多个处理器上发生的处理的时序。所述应用程序可在所述装置正在所述时序测试模式下运行时测试错误。
-
公开(公告)号：CN108351784A
公开(公告)日：2018-07-31
申请号：CN201680064117.3
申请日：2016-09-28
申请人： 英特尔IP公司
发明人： J·马修
IPC分类号： G06F9/38
CPC分类号： G06F9/3855 , G06F9/30 , G06F9/30043 , G06F9/30145 , G06F12/0875 , G06F2212/452
摘要： 在一个实施例中，处理器包括解码逻辑、用于发布经解码指令的发布逻辑、以及用于执行程序的所发布指令的至少一个执行逻辑。所述至少一个执行逻辑用于乱序执行所述程序的至少一些指令，并且所述解码逻辑用于对所述程序的第一有序存储器指令进行解码并将其提供给所述发布逻辑。进而，所述发布逻辑用于将所述第一有序存储器指令排序在所述程序的第二有序存储器指令之前。描述并要求保护了其他实施例。
-
公开(公告)号：CN108139977A
公开(公告)日：2018-06-08
申请号：CN201680054997.6
申请日：2016-11-29
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F12/0862 , G06F12/0897
CPC分类号： G06F12/0862 , G06F9/30047 , G06F9/3802 , G06F12/0855 , G06F12/0875 , G06F12/0897 , G06F2212/452 , G06F2212/602 , G06F2212/6022 , G06F2212/6028
摘要： 一种处理器，其包括用于从外部存储器预取信息的可编程预取器。所述可编程预取器包括加载监视器、可编程预取引擎和预取请求器。所述加载监视器追踪通过所述处理器所发出的加载请求，以从所述外部存储器检索信息。所述可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在所述处理器的操作期间，所述编程预取器基于通过所述处理器所发出的加载请求，生成至少一个预取地址。所述请求器使用每一所生成的预取地址从所述外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程所述预取器。可以根据预取定义来配置每一预取程序。
-
公开(公告)号：CN104662520B
公开(公告)日：2018-05-29
申请号：CN201380047990.8
申请日：2013-09-26
申请人： 高通股份有限公司
发明人： 莱斯利·马克·德布鲁因 , 詹姆斯·诺里斯·迪芬德尔费尔 , 迈克尔·斯科特·麦基尔文 , 布莱恩·迈克尔·斯坦普尔
IPC分类号： G06F12/0844 , G06F9/38 , G06F12/1045
CPC分类号： G06F12/0886 , G06F9/30149 , G06F9/3816 , G06F12/0888 , G06F12/10 , G06F2212/452
摘要： 具有可高速缓存的第一部分(474)、来自不可高速缓存的页且跨越高速缓冲存储器行的第二部分(475，476)的指令高速缓冲存储器行(457)中的指令被阻止从指令高速缓冲存储器(448)执行。与所述不可高速缓存第二部分相关联的属性(449)是与所述高速缓冲存储器行中的指令的其余部分的属性(470)分开地进行跟踪。如果到达跨页指令用于执行，那么清洗所述跨页指令和跟随的指令且针对至少所述第二部分对存储器做出不可高速缓存请求。一旦接收到所述第二部分，便从保存在先前获取群组中的所述第一部分重构整个跨页指令。以用于未经高速缓冲存储的所获取指令的恰当属性返回所述跨页指令或其部分且可在不高速缓冲存储的情况下执行所述经重构指令。
-
公开(公告)号：CN108027766A
公开(公告)日：2018-05-11
申请号：CN201680054176.2
申请日：2016-09-13
申请人： 微软技术许可有限责任公司
发明人： D·C·伯格
IPC分类号： G06F12/0806 , G06F9/38
CPC分类号： G06F9/3016 , G06F9/268 , G06F9/30007 , G06F9/30021 , G06F9/30036 , G06F9/3004 , G06F9/30043 , G06F9/30047 , G06F9/3005 , G06F9/30058 , G06F9/30072 , G06F9/30076 , G06F9/30087 , G06F9/3009 , G06F9/30098 , G06F9/30101 , G06F9/30105 , G06F9/3013 , G06F9/30145 , G06F9/30167 , G06F9/30189 , G06F9/32 , G06F9/321 , G06F9/345 , G06F9/35 , G06F9/355 , G06F9/3557 , G06F9/3802 , G06F9/3804 , G06F9/3822 , G06F9/3824 , G06F9/383 , G06F9/3836 , G06F9/3838 , G06F9/3842 , G06F9/3848 , G06F9/3851 , G06F9/3853 , G06F9/3855 , G06F9/3859 , G06F9/3867 , G06F9/3891 , G06F9/466 , G06F9/528 , G06F11/36 , G06F11/3648 , G06F11/3656 , G06F12/0806 , G06F12/0811 , G06F12/0862 , G06F12/0875 , G06F12/1009 , G06F13/4221 , G06F15/7867 , G06F15/80 , G06F15/8007 , G06F2212/452 , G06F2212/602 , G06F2212/604 , G06F2212/62 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要： 公开了与预取指令块有关的技术。在所公开的技术的一个示例中，一种处理器包括用于执行包括多个指令块的程序的基于块的处理器核。基于块的处理器核可以包括预取逻辑和本地缓冲器。预取逻辑可以被配置为接收对预测的指令块的引用并且确定预测的指令块到一个或多个线的映射。本地缓冲器可以被配置为选择性地存储预测的指令块的部分，并且当程序的控制沿着预测的执行路径传递到预测的指令块时提供预测的指令块的存储的部分。
-
-
-
-
-
-
-
-
-
搜索结果
254 条记录 (耗时 0.032 秒)
