公开(公告)号：CN113314502A

公开(公告)日：2021-08-27

申请号：CN202110184671.8

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  梁晋玮 ,  匡训冲 ,  杨静茹

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了界面层，该界面层将亲水层间电介质结合至疏水间隙填充电介质。疏水间隙填充电介质在设置在半导体衬底上方的两个金属互连层之间的器件阵列中的器件之间的间隙上方延伸并且填充间隙，并且是可流动CVD工艺的产物。界面层提供了亲水上表面，层间电介质粘附至该亲水上表面上。可选地，界面层也是可流动CVD工艺的产物。可选地，界面层可以是氮化硅或亲水的另一电介质。界面层的晶圆接触角(WCA)可以介于疏水电介质的WCA和层间电介质的WCA之间。本发明的实施例还涉及集成电路器件及其形成方法。

公开(公告)号：CN112599475A

公开(公告)日：2021-04-02

申请号：CN202011065670.3

申请日：2020-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  吴启明 ,  蔡子中 ,  张耀文

IPC: H01L21/78 ,  H01L21/48 ,  H01L23/488

Abstract: 本公开的实施例在一些实施例中涉及形成集成芯片的方法。该方法包括在半导体主体的正面的互连结构上方形成多个接合焊盘结构，多个接合焊盘结构分别具有钛接触层。图案化互连结构和半导体主体，以形成延伸进入半导体主体的沟槽。在沟槽内形成介电填充材料。在将半导体主体接合至载体衬底之前，蚀刻介电填充材料以暴露钛接触层。减薄半导体主体以沿半导体主体的背面暴露介电填充材料，并形成多个集成芯片管芯；以及去除介电填充材料以分离多个集成芯片管芯。本申请的实施例还提供了集成芯片及其形成方法。

公开(公告)号：CN112599475B

公开(公告)日：2024-12-24

申请号：CN202011065670.3

申请日：2020-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  吴启明 ,  蔡子中 ,  张耀文

IPC: H01L21/78 ,  H01L21/48 ,  H01L23/488

Abstract: 本公开的实施例在一些实施例中涉及形成集成芯片的方法。该方法包括在半导体主体的正面的互连结构上方形成多个接合焊盘结构，多个接合焊盘结构分别具有钛接触层。图案化互连结构和半导体主体，以形成延伸进入半导体主体的沟槽。在沟槽内形成介电填充材料。在将半导体主体接合至载体衬底之前，蚀刻介电填充材料以暴露钛接触层。减薄半导体主体以沿半导体主体的背面暴露介电填充材料，并形成多个集成芯片管芯；以及去除介电填充材料以分离多个集成芯片管芯。本申请的实施例还提供了集成芯片及其形成方法。

公开(公告)号：CN113314502B

公开(公告)日：2024-08-23

申请号：CN202110184671.8

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  梁晋玮 ,  匡训冲 ,  杨静茹

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了界面层，该界面层将亲水层间电介质结合至疏水间隙填充电介质。疏水间隙填充电介质在设置在半导体衬底上方的两个金属互连层之间的器件阵列中的器件之间的间隙上方延伸并且填充间隙，并且是可流动CVD工艺的产物。界面层提供了亲水上表面，层间电介质粘附至该亲水上表面上。可选地，界面层也是可流动CVD工艺的产物。可选地，界面层可以是氮化硅或亲水的另一电介质。界面层的晶圆接触角(WCA)可以介于疏水电介质的WCA和层间电介质的WCA之间。本发明的实施例还涉及集成电路器件及其形成方法。

公开(公告)号：CN119230501A

公开(公告)日：2024-12-31

申请号：CN202411257779.5

申请日：2024-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  张耀文

IPC: H01L23/485 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60

Abstract: 本公开的各个实施例针对具有位于衬底上面的互连结构的集成芯片。互连结构包括设置在介电结构中的导线。导线包括主体结构。钝化结构位于互连结构上面。接合焊盘位于钝化结构上面。接合焊盘包括位于钝化结构上的上部焊盘结构以及穿过钝化结构延伸至导线的多个下部接合结构。下部接合结构分别包括垂直接合结构以及沿垂直接合结构的下表面和相对侧壁设置的扩散阻挡层。上部焊盘结构包括与第二导电层垂直堆叠的第一导电层。本申请的实施例还涉及集成芯片及其形成方法。

公开(公告)号：CN116581104A

公开(公告)日：2023-08-11

申请号：CN202310247948.6

申请日：2023-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  张耀文 ,  赖志忠

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括：互连结构至少包括第一互连元件和第二互连元件；导电垫层设置在第一互连元件上方并且电连接至第一互连元件；盖层设置在导电垫层上方。盖层包括氮化钛；介电层设置在盖层上方；导电接触件至少垂直延伸穿过介电层的第一部分和盖层，导电接触件通过导电垫层连接至第一互连元件；导电通孔垂直延伸穿过介电层的至少第二部分，导电通孔连接至第二互连元件。