-
公开(公告)号：CN113130814B
公开(公告)日：2025-03-25
申请号：CN202010805569.0
申请日：2020-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H10K50/856
Abstract: 本发明实施例涉及一种半导体结构。所述半导体结构包含金属化结构、多个导电垫及电介质层。所述多个导电垫在所述金属化结构上方。所述电介质层在所述金属化结构上且覆盖所述导电垫。所述电介质层包含第一电介质膜、第二电介质膜及第三电介质膜。所述第一电介质膜在所述导电垫上。所述第二电介质膜在所述第一电介质膜上。所述第三电介质膜在所述第二电介质膜上。所述第一电介质膜的折射率小于所述第二电介质膜的折射率，且所述第二电介质膜的所述折射率小于所述第三电介质膜的折射率。
-
公开(公告)号：CN116206979A
公开(公告)日：2023-06-02
申请号：CN202310253646.X
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08 , H01L29/417 , H01L29/423
Abstract: 鳍式场效应晶体管(FinFET)包括半导体衬底、多个绝缘体、栅极堆叠件和应变材料。半导体衬底包括位于半导体衬底上的至少一个半导体鳍。半导体鳍包括源极/漏极区和沟道区，并且源极/漏极区的宽度大于沟道区的宽度。绝缘体设置在半导体衬底上并且绝缘体将半导体鳍夹在绝缘体中间。栅极堆叠件位于半导体鳍的沟道区上方和部分绝缘体上方。应变材料覆盖半导体鳍的源极/漏极区。此外，提供了用于制造FinFET的方法。
-
公开(公告)号：CN112436087A
公开(公告)日：2021-03-02
申请号：CN202010656452.0
申请日：2020-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本公开的各种实施例涉及包含数据存储结构的存储单元。顶部电极上覆于底部电极。数据存储结构安置于顶部电极与底部电极之间。数据存储结构包含第一数据存储层、第二数据存储层以及第三数据存储层。第二数据存储层安置于第一数据存储层与第三数据存储层之间。第二数据存储层具有比第三数据存储层低的带隙。第一数据存储层具有比第二数据存储层低的带隙。
-
公开(公告)号：CN112151673A
公开(公告)日：2020-12-29
申请号：CN202010592590.7
申请日：2020-06-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例针对电阻式随机存取存储器(RRAM)单元，该RRAM单元包括：顶电极阻挡层，被配置为阻挡氮或一些其它合适的非金属元素从RRAM单元的顶电极至RRAM单元的有源金属层的移动。阻挡非金属元素的移动可以防止有源金属层和顶电极之间的不期望的切换层的形成。不期望的切换层将增加RRAM单元的寄生电阻，从而使得顶电极阻挡层可以通过防止不期望的切换层的形成来减小寄生电阻。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN109560040A
公开(公告)日：2019-04-02
申请号：CN201811108925.2
申请日：2018-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本申请涉及一种包含用以增进电极粘合性的粘合层的集成电路及其形成方法。一些实施例中，集成电路包含连通柱介电层、粘合层及第一电极。粘合层上覆连通柱介电层，第一电极上覆并直接接触粘合层。粘合层在第一电极接触粘合层的界面处具有第一表面能，第一电极在界面处具有第二表面能。并且，第一表面能大于第二表面能，用以增进粘合性。
-
Patent Agency Ranking
公开(公告)号：CN103165675A
公开(公告)日：2013-06-19
申请号：CN201210143200.3
申请日：2012-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L29/32 , H01L27/092
CPC classification number: H01L21/22 , H01L21/26506 , H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L29/0688 , H01L29/0847 , H01L29/32 , H01L29/78 , H01L29/7843 , H01L29/7848
Abstract: 本发明描述的工艺和结构的实施例提供用于改善载流子迁移率的机制。在晶体管沟道区附近的由掺杂的外延材料生成的在源极区和漏极区内的位错和产生的应变均对沟道区内的应变起作用。因此，提高了器件性能。本发明还公开了用于在半导体器件中形成应激源区的机制。
-
公开(公告)号：CN100552894C
公开(公告)日：2009-10-21
申请号：CN200510124394.2
申请日：2005-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3205 , H01L21/3213
CPC classification number: H01L21/28518
Abstract: 本发明是有关于一种以添加物改善金属硅化物热稳定度的方法。实施例包括：形成多层堆叠排列结构，其中此多层堆叠排列结构包括位于基材上的添加物层，和位于添加物层上的金属层；以及对多层堆叠排列结构进行退火，藉以在基材上形成金属硅化物层，其中此金属硅化物层包含来自于添加物层的添加物。其他实施例至少包括蚀刻多层堆叠排列结构，以移除不反应层。在另一实施例中，多层堆叠排列结构包括位于基材上的金属层、位于金属层上的添加物层，以及可选择性地位于添加物层上的氧阻障层。根据上述实施例所形成的金属硅化物，在高温制程中特别能够抵抗结块现象。
-
公开(公告)号：CN100394594C
公开(公告)日：2008-06-11
申请号：CN200510102901.2
申请日：2005-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L27/11 , H01L21/768 , H01L21/8244
CPC classification number: H01L21/76843 , H01L21/76816 , H01L21/76844 , H01L21/76846 , H01L23/485 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体元件及半导体元件的连接结构，所述半导体元件的连接结构包括一花生状的开口。花生状的开口包括窄区域和宽区域，其中窄区域是位于两宽区域之间或位于多个宽区域的其中两者之间。一导电插塞至少部分填入花生状开口。本发明所述半导体元件及半导体元件的连接结构，可改进现有技术接触开口制程微缩所产生的问题。
-
公开(公告)号：CN1855388A
公开(公告)日：2006-11-01
申请号：CN200510124394.2
申请日：2005-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3205 , H01L21/3213
CPC classification number: H01L21/28518
Abstract: 本发明是有关于一种以添加物改善金属硅化物热稳定度的方法。实施例包括：形成多层堆叠排列结构，其中此多层堆叠排列结构包括位于基材上的添加物层，和位于添加物层上的金属层；以及对多层堆叠排列结构进行退火，藉以在基材上形成金属硅化物层，其中此金属硅化物层包含来自于添加物层的添加物。其他实施例至少包括蚀刻多层堆叠排列结构，以移除不反应层。在另一实施例中，多层堆叠排列结构包括位于基材上的金属层、位于金属层上的添加物层，以及可选择性地位于添加物层上的氧阻障层。根据上述实施例所形成的金属硅化物，在高温制程中特别能够抵抗结块现象。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.039 seconds)
