公开(公告)号：CN119836225A

公开(公告)日：2025-04-15

申请号：CN202411883250.4

申请日：2024-12-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子羽 ,  朱柏翰 ,  张耀文

IPC: H10N97/00

Abstract: 一些实施例涉及一种集成电路(IC)器件，包括：薄膜电阻器(TFR)，位于衬底上面并且包括在横向于衬底的顶面的方向上堆叠的第一膜和第二膜。第一膜包括在温度范围内具有负电阻温度系数(TCR)的第一材料。负TCR导致第一膜的电阻随着第一膜的温度升高而减小。第二膜包括在温度范围内具有正TCR的第二材料。正TCR导致第二膜的电阻随着第二膜的温度升高而增大。本公开的实施例还涉及形成集成电路器件的方法。

公开(公告)号：CN113130814B

公开(公告)日：2025-03-25

申请号：CN202010805569.0

申请日：2020-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林佳桦 ,  张耀文 ,  吴启明 ,  蔡正原 ,  逸群·陈 ,  蔡子中

IPC: H10K50/856

Abstract: 本发明实施例涉及一种半导体结构。所述半导体结构包含金属化结构、多个导电垫及电介质层。所述多个导电垫在所述金属化结构上方。所述电介质层在所述金属化结构上且覆盖所述导电垫。所述电介质层包含第一电介质膜、第二电介质膜及第三电介质膜。所述第一电介质膜在所述导电垫上。所述第二电介质膜在所述第一电介质膜上。所述第三电介质膜在所述第二电介质膜上。所述第一电介质膜的折射率小于所述第二电介质膜的折射率，且所述第二电介质膜的所述折射率小于所述第三电介质膜的折射率。

公开(公告)号：CN119230501A

公开(公告)日：2024-12-31

申请号：CN202411257779.5

申请日：2024-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  张耀文

IPC: H01L23/485 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60

Abstract: 本公开的各个实施例针对具有位于衬底上面的互连结构的集成芯片。互连结构包括设置在介电结构中的导线。导线包括主体结构。钝化结构位于互连结构上面。接合焊盘位于钝化结构上面。接合焊盘包括位于钝化结构上的上部焊盘结构以及穿过钝化结构延伸至导线的多个下部接合结构。下部接合结构分别包括垂直接合结构以及沿垂直接合结构的下表面和相对侧壁设置的扩散阻挡层。上部焊盘结构包括与第二导电层垂直堆叠的第一导电层。本申请的实施例还涉及集成芯片及其形成方法。

公开(公告)号：CN112670428B

公开(公告)日：2024-09-13

申请号：CN202010279672.6

申请日：2020-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  蔡子中 ,  朱彦璋 ,  林佳桦

IPC: H10K59/10 ,  H10K59/80 ,  H10K50/856

Abstract: 本发明的各种实施例涉及一种显示装置及形成其的方法。显示装置包括设置在半导体衬底的上方的隔离结构。电极至少局部地设置在隔离结构的上方。发光结构设置在电极的上方。导电性反射器设置在隔离结构下方且电耦合到电极。导电性反射器至少局部地设置在发光结构的侧壁之间。导电性反射器包含掺杂非金属的铝材料。本发明涉及一种具有反射率得到提高的反射器的显示装置。

公开(公告)号：CN116581104A

公开(公告)日：2023-08-11

申请号：CN202310247948.6

申请日：2023-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  张耀文 ,  赖志忠

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括：互连结构至少包括第一互连元件和第二互连元件；导电垫层设置在第一互连元件上方并且电连接至第一互连元件；盖层设置在导电垫层上方。盖层包括氮化钛；介电层设置在盖层上方；导电接触件至少垂直延伸穿过介电层的第一部分和盖层，导电接触件通过导电垫层连接至第一互连元件；导电通孔垂直延伸穿过介电层的至少第二部分，导电通孔连接至第二互连元件。

公开(公告)号：CN116347894A

公开(公告)日：2023-06-27

申请号：CN202310083081.5

申请日：2023-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子羽 ,  张耀文

IPC: H10B53/30 ,  H01L23/64

Abstract: 本公开描述了具有铁电存储器的半导体器件，该铁电存储器具有改进的循环后保留(RAC)存储器窗口(MW)性能。该半导体器件包括在衬底上的互连结构、在互连结构上的第一电极、在第一电极上的铁电层以及在铁电层上的第二电极。第一电极包括具有大于金属浓度的氮浓度的金属氮化物导电材料。铁电层包括铁电材料。第二电极包括金属氮化物导电材料。本公开的实施例还涉及一种制造半导体器的方法。

公开(公告)号：CN115843214A

公开(公告)日：2023-03-24

申请号：CN202210763706.8

申请日：2022-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 锺嘉文 ,  林彦良 ,  张耀文

IPC: H10N70/20

Abstract: 本公开涉及一种集成芯片结构及其形成方法。集成芯片结构包括设置在衬底上方的介电结构内的底部电极。顶部电极设置在底部电极上方的介电结构内。转换层和离子源层位于底部电极和顶部电极之间。阻挡结构位于底部电极和顶部电极之间。阻挡结构包括金属氮化物，该金属氮化物被配置为在高温制造工艺期间减轻金属的热扩散。

公开(公告)号：CN115497795A

公开(公告)日：2022-12-20

申请号：CN202210067015.4

申请日：2022-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林彦良 ,  钟嘉文 ,  张耀文 ,  金明昌 ,  吕国良 ,  蔡正原 ,  李汝谅

IPC: H01J37/32 ,  H01L21/683 ,  H01L21/3065

Abstract: 在一些实施例中，本公开涉及工艺机台，其包括界定工艺腔的腔室壳体。工艺腔内有晶圆卡盘，晶圆卡盘配置为容置衬底。此外，钟罩结构设置在晶圆卡盘之上，使得钟罩结构的开口面向晶圆卡盘。等离子体线圈安置在钟罩结构之上。氧气源耦合到工艺腔并配置为将氧气输送到工艺腔。

公开(公告)号：CN113299687A

公开(公告)日：2021-08-24

申请号：CN202010804396.0

申请日：2020-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林佳桦 ,  匡训冲 ,  张宇行 ,  张耀文

IPC: H01L27/32 ,  H01L51/52 ,  H01L51/56

Abstract: 在一些实施例中，本公开涉及一种显示装置，所述显示装置包括耦合到内连结构的反射器电极。隔离结构设置在反射器电极之上，且透明电极设置在隔离结构之上。此外，光学发射体结构设置在透明电极之上。通孔结构从隔离结构的顶表面延伸到反射器电极，且包括直接上覆在隔离结构的顶表面上的外部部分。硬掩模层直接排列在隔离结构的顶表面与通孔结构的外部部分之间。

公开(公告)号：CN109585646A

公开(公告)日：2019-04-05

申请号：CN201810631318.8

申请日：2018-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昇照 ,  萧清泰 ,  张耀文 ,  匡训沖 ,  蔡正原

IPC: H01L43/08 ,  H01L43/12 ,  H01L45/00

Abstract: 提供具有蚀刻停止层的存储单元。存储单元包含底部电极设置于基底上方。开关介电质设置于底部电极上方并且具有可变电阻。顶部电极设置于开关介电质上方。侧壁间隔层沿着底部电极、开关介电质和顶部电极的多个侧壁往上延伸。下蚀刻停止层设置于下介电层上方并且衬于侧壁间隔层的外侧壁。下蚀刻停止层是由与侧壁间隔层不同的材料形成，并且保护顶部电极免于制造程序期间的损伤。也提供用于制造存储单元的方法。