-
公开(公告)号：CN114843248A
公开(公告)日：2022-08-02
申请号：CN202210111652.7
申请日：2022-01-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/538 , H01L21/48
摘要： 本发明的各种实施例涉及一种集成芯片。该集成芯片包括：互连结构，位于半导体衬底上方并包括导电线。钝化结构位于互连结构上方。上导电结构位于钝化结构上方并包括第一导电层、介电层和第二导电层。该第一导电层设置在介电层与钝化结构之间。该第二导电层沿着介电层的顶面延伸并穿透第一导电层和钝化结构直至导电线。本申请的实施提供了集成芯片及其形成方法。
-
公开(公告)号：CN114709213A
公开(公告)日：2022-07-05
申请号：CN202210183999.2
申请日：2022-02-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11507 , H01L49/02
摘要： 本公开总体涉及铁电存储器器件及其制造方法。本文公开了可提高铁电存储器器件的保持性能的铁电堆叠。一种示例性铁电堆叠具有设置在第一电极和第二电极之间的铁电开关层(FSL)堆叠。铁电堆叠包括设置在第一FSL和第二FSL之间的阻挡层，其中阻挡层的第一晶体条件不同于第一FSL和/或第二FSL的第二晶体条件。在一些实施例中，第一晶体条件为非晶相，并且第二晶体条件为正交相。在一些实施例中，第一FSL和/或第二FSL包括第一金属氧化物，并且阻挡层包括第二金属氧化物。铁电堆叠可以是铁电电容器、晶体管的一部分和/或连接到铁电存储器器件中的晶体管，来以非易失性方式提供数据存储。
-
公开(公告)号：CN116347894A
公开(公告)日：2023-06-27
申请号：CN202310083081.5
申请日：2023-02-07
申请人： 台湾积体电路制造股份有限公司
摘要： 本公开描述了具有铁电存储器的半导体器件，该铁电存储器具有改进的循环后保留(RAC)存储器窗口(MW)性能。该半导体器件包括在衬底上的互连结构、在互连结构上的第一电极、在第一电极上的铁电层以及在铁电层上的第二电极。第一电极包括具有大于金属浓度的氮浓度的金属氮化物导电材料。铁电层包括铁电材料。第二电极包括金属氮化物导电材料。本公开的实施例还涉及一种制造半导体器的方法。
-
公开(公告)号：CN117098402A
公开(公告)日：2023-11-21
申请号：CN202310942696.9
申请日：2023-07-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H10B53/30
摘要： 本发明涉及集成芯片。集成芯片包括设置在衬底上方的介电结构内的下部电极。铁电数据存储结构设置在下部电极上方，并且上部电极设置在铁电数据存储结构上方。一个或多个受应力的侧壁间隔件布置在上部电极的相对侧上。铁电数据存储结构具有从一个或多个受应力的侧壁间隔件正下方至一个或多个受应力的侧壁间隔件的横向外侧变化的正交相浓度。本申请的实施例还涉及形成集成芯片的方法。
-
公开(公告)号：CN114883362A
公开(公告)日：2022-08-09
申请号：CN202210157930.2
申请日：2022-02-21
申请人： 台湾积体电路制造股份有限公司
摘要： 本公开的各种实施例针对铁电随机存取存储器单元或包括底部电极界面结构的一些其他合适类型的存储器单元。存储器单元还包括底部电极、底部电极上方的开关层和开关层上方的顶部电极。底部电极界面结构将底部电极和开关层彼此分隔开。此外，界面结构是电介质的并且被配置为阻挡或以其他方式阻挡底部电极中的金属原子和/或杂质扩散到开关层。通过阻挡或以其他方式抵抗这种扩散，可以降低漏电流。此外，可以增加存储器单元的耐用性。本公开的各种实施例还涉及集成电路芯片及其形成方法。
-
公开(公告)号：CN114664833A
公开(公告)日：2022-06-24
申请号：CN202110747101.5
申请日：2021-07-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11507 , H01L27/1159
摘要： 在一些实施例中，本公开涉及一种存储器件、形成其的方法及包括存储单元的存储器件，所述存储器件包括半导体衬底、设置在半导体衬底之上的第一电极、设置在第一电极与半导体衬底之间的铁电层及将第一电极与铁电层隔开的第一应力源层。第一应力源层具有比铁电层的热膨胀系数大的热膨胀系数。
-
公开(公告)号：CN221861651U
公开(公告)日：2024-10-18
申请号：CN202322132025.4
申请日：2023-08-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/48 , H01L23/532 , H01L23/528 , H01L27/088 , H10B63/00 , H10B63/10 , H10B61/00 , H10B80/00
摘要： 本实用新型的实施例涉及一种具有导电通孔的半导体装置。在含有导电组件的层上方形成电介质结构。在所述电介质结构中形成开口。所述开口暴露所述导电组件的上表面。执行在所述电介质结构上方且部分在所述开口中沉积第一导电层的第一沉积工艺。在形成于所述电介质结构上方的所述第一导电层的第一部分上执行处理工艺。所述处理工艺将非金属材料引入到所述第一导电层的所述第一部分。在已执行所述处理工艺之后，执行用第二导电层至少部分填充所述开口而未将间隙陷留于其中的第二沉积工艺。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.036 秒)
