-
公开(公告)号：CN113451507B
公开(公告)日：2025-05-02
申请号：CN202110055248.8
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B63/00
Abstract: 本发明的各种实施例是关于一种电阻式随机存取存储器器件、用于形成其的方法及集成芯片，所述电阻式随机存取存储器器件包含上覆衬底的数据存储结构。底部电极上覆衬底且顶部电极上覆底部电极。数据存储结构设置于底部电极与顶部电极之间。数据存储结构包括掺杂有第一掺杂物及第二掺杂物的介电材料，其中第一掺杂物与第二掺杂物不同。
-
公开(公告)号：CN112670407A
公开(公告)日：2021-04-16
申请号：CN202010639969.9
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本发明的实施例涉及电阻式随机存取存储器(RRAM)器件及其形成方法。在一些实施例中，可以通过在衬底上方形成第一电极结构来执行该方法。在第一电极结构上方形成掺杂的数据存储元件。通过在第一电极结构上方形成第一数据存储层以及在第一数据存储层上方形成第二数据存储层来形成掺杂的数据存储元件。第一数据存储层形成为具有第一掺杂浓度的掺杂剂，并且第二数据存储层形成为具有第二掺杂浓度的掺杂剂，该第二掺杂浓度小于第一掺杂浓度。在掺杂的数据存储元件上方形成第二电极结构。
-
公开(公告)号：CN115207022A
公开(公告)日：2022-10-18
申请号：CN202210341022.9
申请日：2022-04-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及用于存储器的掺杂的侧壁间隔件/蚀刻停止层。本公开的各种实施例涉及一种集成电路(IC)芯片，包括存储器单元并且具有侧壁间隔件和/或蚀刻停止层，该侧壁间隔件和/或蚀刻停止层被掺杂以减少侧壁间隔件和蚀刻停止层之间的界面处的电荷积累。存储器单元包括底部电极、上覆于底部电极的数据存储元件、以及上覆于数据存储元件的顶部电极。侧壁间隔件在由数据存储元件和顶部电极形成的公共侧壁上上覆于底部电极，并且蚀刻停止层衬于侧壁间隔件。侧壁间隔件和蚀刻停止层在界面处直接接触并在界面处形成电偶极子。用于减少电荷积累的掺杂减小了由电偶极子产生的电场，从而减少了电场对存储器单元的影响。
-
公开(公告)号：CN115148740A
公开(公告)日：2022-10-04
申请号：CN202110918486.7
申请日：2021-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509
Abstract: 本发明各种实施例涉及一种集成芯片、存储器装置及其形成方法，所述存储器装置包括位于衬底之上的第一底部电极层。铁电开关层设置在第一底部电极层之上。第一顶部电极层设置在铁电开关层之上。第二底部电极层设置在第一底部电极层与铁电开关层之间。第二底部电极层与第一底部电极层相比更不容易氧化。
-
-
Patent Agency Ranking
公开(公告)号：CN113113412B
公开(公告)日：2025-01-14
申请号：CN202110162266.6
申请日：2021-02-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B53/30
Abstract: 在一些实施例中，本公开涉及一种集成芯片。该集成芯片包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。铁电切换层布置在底部电极和顶部电极之间。铁电切换层配置为基于施加到底部电极或顶部电极的一个或多个电压改变极化。晶种层布置在底部电极和顶部电极之间。晶种层和铁电切换层具有非单斜晶相。本申请的实施例还涉及形成集成芯片的方法。
-
公开(公告)号：CN113675202B
公开(公告)日：2024-06-07
申请号：CN202110256000.8
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B53/30
Abstract: 方法包括形成底部电极层，以及在底部电极层上方沉积第一铁电层。第一铁电层是非晶的。在第一铁电层上方沉积第二铁电层，并且第二铁电层具有多晶结构。该方法还包括在第二铁电层上方沉积第三铁电层，其中，第三铁电层是非晶的，在第三铁电层上方沉积顶部电极层，以及图案化顶部电极层、第三铁电层、第二铁电层、第一铁电层和底部电极层，以形成铁电随机存取存储器单元。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件及其形成方法。
-
公开(公告)号：CN113113533A
公开(公告)日：2021-07-13
申请号：CN202110255835.1
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例涉及存储器单元，该存储器单元包括设置在顶部电极与底部电极之间的数据存储结构。该数据存储结构包括覆盖在底部电极上的下部交换层和覆盖在下部交换层上的上部交换层。下部交换层包括掺杂有第一掺杂剂的介电材料。本申请的实施例还涉及集成芯片、存储器件及其形成方法。
-
公开(公告)号：CN113113412A
公开(公告)日：2021-07-13
申请号：CN202110162266.6
申请日：2021-02-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507
Abstract: 在一些实施例中，本公开涉及一种集成芯片。该集成芯片包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。铁电切换层布置在底部电极和顶部电极之间。铁电切换层配置为基于施加到底部电极或顶部电极的一个或多个电压改变极化。晶种层布置在底部电极和顶部电极之间。晶种层和铁电切换层具有非单斜晶相。本申请的实施例还涉及形成集成芯片的方法。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.029 seconds)
