-
公开(公告)号：CN118591274A
公开(公告)日：2024-09-03
申请号：CN202410583914.9
申请日：2024-05-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例针对包括衬底上方的底部电极的集成芯片。顶部电极位于底部电极上面。覆盖结构设置在顶部电极和底部电极之间。覆盖结构包括与金属层垂直堆叠的扩散阻挡层。切换结构设置在底部电极和覆盖结构之间。切换结构包括底部电极上的介电层以及介电层上的第一氧亲和层。第一氧亲和层的第一吉布斯自由能小于介电层的第二吉布斯自由能。第一吉布斯自由能和第二吉布斯自由能之间的第一差小于‑100kJ/mol。本申请的实施例还涉及用于形成集成芯片的方法。
-
公开(公告)号：CN112436087A
公开(公告)日：2021-03-02
申请号：CN202010656452.0
申请日：2020-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本公开的各种实施例涉及包含数据存储结构的存储单元。顶部电极上覆于底部电极。数据存储结构安置于顶部电极与底部电极之间。数据存储结构包含第一数据存储层、第二数据存储层以及第三数据存储层。第二数据存储层安置于第一数据存储层与第三数据存储层之间。第二数据存储层具有比第三数据存储层低的带隙。第一数据存储层具有比第二数据存储层低的带隙。
-
公开(公告)号：CN112151673A
公开(公告)日：2020-12-29
申请号：CN202010592590.7
申请日：2020-06-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例针对电阻式随机存取存储器(RRAM)单元，该RRAM单元包括：顶电极阻挡层，被配置为阻挡氮或一些其它合适的非金属元素从RRAM单元的顶电极至RRAM单元的有源金属层的移动。阻挡非金属元素的移动可以防止有源金属层和顶电极之间的不期望的切换层的形成。不期望的切换层将增加RRAM单元的寄生电阻，从而使得顶电极阻挡层可以通过防止不期望的切换层的形成来减小寄生电阻。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN109817662A
公开(公告)日：2019-05-28
申请号：CN201811366380.5
申请日：2018-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L21/768 , H01L23/367 , H01L23/528 , H01L45/00
Abstract: 本发明实施例涉及半导体结构、存储器装置及用于形成半导体结构的方法。半导体结构包含第一导电层和第二导电层，以及所述第一导电层与所述第二导电层之间的存储器装置。所述存储器装置包含顶部电极、邻近于所述第一导电层的底部电极，以及所述顶部电极与所述底部电极之间的相变材料。所述底部电极包含第一部分和所述第一部分与所述第一导电层之间的第二部分。
-
公开(公告)号：CN109560040A
公开(公告)日：2019-04-02
申请号：CN201811108925.2
申请日：2018-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本申请涉及一种包含用以增进电极粘合性的粘合层的集成电路及其形成方法。一些实施例中，集成电路包含连通柱介电层、粘合层及第一电极。粘合层上覆连通柱介电层，第一电极上覆并直接接触粘合层。粘合层在第一电极接触粘合层的界面处具有第一表面能，第一电极在界面处具有第二表面能。并且，第一表面能大于第二表面能，用以增进粘合性。
-
Patent Agency Ranking
公开(公告)号：CN112687791B
公开(公告)日：2025-05-13
申请号：CN202010411079.2
申请日：2020-05-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体装置及其制作方法。本发明实施例提供一种半导体装置，其包含扩散势垒结构、底部电极、所述底部电极上方的顶部电极、切换层及罩盖层。所述底部电极在所述扩散势垒结构上方。所述顶部电极在所述底部电极上方。所述切换层在所述底部电极与所述顶部电极之间，且经配置以存储数据。所述罩盖层在所述顶部电极与所述切换层之间。所述扩散势垒结构的热导率大于近似20W/mK。
-
公开(公告)号：CN112670407B
公开(公告)日：2024-10-29
申请号：CN202010639969.9
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及电阻式随机存取存储器(RRAM)器件及其形成方法。在一些实施例中，可以通过在衬底上方形成第一电极结构来执行该方法。在第一电极结构上方形成掺杂的数据存储元件。通过在第一电极结构上方形成第一数据存储层以及在第一数据存储层上方形成第二数据存储层来形成掺杂的数据存储元件。第一数据存储层形成为具有第一掺杂浓度的掺杂剂，并且第二数据存储层形成为具有第二掺杂浓度的掺杂剂，该第二掺杂浓度小于第一掺杂浓度。在掺杂的数据存储元件上方形成第二电极结构。
-
公开(公告)号：CN112151673B
公开(公告)日：2024-10-18
申请号：CN202010592590.7
申请日：2020-06-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例针对电阻式随机存取存储器(RRAM)单元，该RRAM单元包括：顶电极阻挡层，被配置为阻挡氮或一些其它合适的非金属元素从RRAM单元的顶电极至RRAM单元的有源金属层的移动。阻挡非金属元素的移动可以防止有源金属层和顶电极之间的不期望的切换层的形成。不期望的切换层将增加RRAM单元的寄生电阻，从而使得顶电极阻挡层可以通过防止不期望的切换层的形成来减小寄生电阻。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN113113533B
公开(公告)日：2024-09-24
申请号：CN202110255835.1
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例涉及存储器单元，该存储器单元包括设置在顶部电极与底部电极之间的数据存储结构。该数据存储结构包括覆盖在底部电极上的下部交换层和覆盖在下部交换层上的上部交换层。下部交换层包括掺杂有第一掺杂剂的介电材料。本申请的实施例还涉及集成芯片、存储器件及其形成方法。
-
公开(公告)号：CN114975511A
公开(公告)日：2022-08-30
申请号：CN202111187596.7
申请日：2021-10-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种存储器件。存储器件具有：第一晶体管，具有第一源极/漏极区及第二源极/漏极区，其中第一源极/漏极区及第二源极/漏极区设置在半导体衬底中。介电结构设置在半导体衬底之上。第一存储单元设置在介电结构中及半导体衬底之上，其中第一存储单元具有第一电极及第二电极，其中第一存储单元的第一电极电耦合到第一晶体管的第一源极/漏极区。第二存储单元设置在介电结构中及半导体衬底之上，其中第二存储单元具有第一电极及第二电极，其中第二存储单元的第一电极电耦合到第一晶体管的第二源极/漏极区。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.031 seconds)
