公开(公告)号：CN105304487B

公开(公告)日：2018-05-15

申请号：CN201510278164.5

申请日：2015-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林正堂 ,  蔡腾群 ,  王立廷 ,  陈德芳 ,  彭治棠 ,  林宏达 ,  王建勋 ,  黄鸿仪

IPC: H01L21/335 ,  H01L21/28 ,  H01L29/775

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/76224 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/775

Abstract: 本发明提供了一种垂直全环栅器件系统及其制造方法。提供了用于形成纳米线器件的底部源极/漏极接触区的结构和方法。纳米线形成在衬底上。纳米线相对于衬底基本上垂直延伸，并且纳米线设置在顶部源极/漏极区和底部源极/漏极区之间。第一介电材料形成在底部源极/漏极上。第二介电材料形成在第一介电材料上。执行第一蚀刻工艺，以去除部分第一介电材料和部分第二介电材料，从而暴露部分底部源极/漏极区。执行第二蚀刻工艺，以去除第一介电材料的位于第二介电材料下面的一部分，以进一步地暴露底部源极/漏极区。第一含金属材料形成在暴露的底部源极/漏极区上。执行退火，以形成底部接触区。

公开(公告)号：CN101661957B

公开(公告)日：2013-10-30

申请号：CN200910166560.3

申请日：2009-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林正堂 ,  王湘仪 ,  邱永昇 ,  余佳霖

IPC: H01L29/78 ,  H01L29/43 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/66545 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明公开了一种用于提供改进的功函数值和热稳定性的半导体器件和用于制造半导体器件的方法。该半导体器件包括：半导体衬底；位于半导体衬底之上的界面电介质层；位于界面电介质层之上的高k值栅电介质层；以及位于高k值栅电介质层之上的掺杂导电金属氧化物层。

公开(公告)号：CN101714522B

公开(公告)日：2011-12-14

申请号：CN200910166071.8

申请日：2009-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  王湘仪 ,  林正堂 ,  余振华

IPC: H01L21/82 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28 ,  H01L21/265 ,  H01L21/266 ,  H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L29/49

CPC classification number: H01L21/28088 ,  H01L21/265 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/78

Abstract: 一种制造半导体元件的方法及半导体元件，该方法包括：形成一高介电常数介电层于一半导体基底上；形成一第一金属层于该高介电常数介电层上；形成一第二金属层于该第一金属层上；形成一第一硅层于该第二金属层上；注入离子进入覆盖该基底的一第一区的该第一硅层与第二金属层中；形成一第二硅层于该第一硅层上；图案化于该第一区上的一第一栅极结构与该第二区上的一第二栅极结构；执行一退火工艺，其使该第二硅层与该第一硅层反应以于该第一与第二栅极结构中分别形成一硅化层；以及驱使该离子接近该第一栅极结构中的该第一金属层与该高介电常数介电层的一界面。本发明减低了离子穿透的风险与高介电常数介电材料的损伤，又价钱低廉。

公开(公告)号：CN100552904C

公开(公告)日：2009-10-21

申请号：CN200710109025.5

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  张志维 ,  眭晓林

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3205 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78654

Abstract: 本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底；在该半导体衬底上形成栅极叠层；在邻接于该栅极叠层处形成含硅化合物应力源，其中该含硅化合物应力源还包括额外元素，该额外元素可与硅形成化合物；将在低温下不会形成硅化物的离子注入至该含硅化合物应力源内，以对该含硅化合物应力源的上部进行非晶化；当该含硅化合物应力源的上部为非晶化态时，在该含硅化合物应力源上形成金属层；以及进行退火工艺，使得该金属层与该含硅化合物应力源反应而形成硅化物区。本发明利用具有分散锗的功能的PAI工艺，能够避免漏电流增加，减少不同硅化合物之间的厚度差异。

公开(公告)号：CN101150070A

公开(公告)日：2008-03-26

申请号：CN200710109025.5

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  张志维 ,  眭晓林

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3205 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78654

Abstract: 本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底；在该半导体衬底上形成栅极叠层；在邻接于该栅极叠层处形成含硅化合物应力源，其中该含硅化合物应力源还包括额外元素，该额外元素可与硅形成化合物；将在低温下不会形成硅化物的离子注入至该含硅化合物应力源内，以对该含硅化合物应力源的上部进行非晶化；当该含硅化合物应力源的上部为晶化态时，在该含硅化合物应力源上形成金属层；以及进行退火工艺，使得该金属层与该含硅化合物应力源反应而形成硅化物区。本发明利用具有分散锗的功能的PAI工艺，能够避免漏电流增加，减少不同硅化合物之间的厚度差异。

公开(公告)号：CN110620142B

公开(公告)日：2022-11-04

申请号：CN201910831930.4

申请日：2014-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  林正堂 ,  江国诚 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/08 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种纳米线场效应晶体管(FET)器件以及用于形成纳米线FET器件的方法。形成包括源极区和漏极区的纳米线FET。纳米线FET还包括连接源极区和漏极区的纳米线。在源极区上形成源极硅化物，并且在漏极区上形成漏极硅化物。源极硅化物由第一材料组成，该第一材料不同于漏极硅化物包括的第二材料。本发明提供了源极和漏极上具有不同硅化物的纳米线MOSFET。

公开(公告)号：CN110620142A

公开(公告)日：2019-12-27

申请号：CN201910831930.4

申请日：2014-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  林正堂 ,  江国诚 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/08 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种纳米线场效应晶体管(FET)器件以及用于形成纳米线FET器件的方法。形成包括源极区和漏极区的纳米线FET。纳米线FET还包括连接源极区和漏极区的纳米线。在源极区上形成源极硅化物，并且在漏极区上形成漏极硅化物。源极硅化物由第一材料组成，该第一材料不同于漏极硅化物包括的第二材料。本发明提供了源极和漏极上具有不同硅化物的纳米线MOSFET。

公开(公告)号：CN105870003B

公开(公告)日：2019-08-13

申请号：CN201610446468.2

申请日：2008-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱奕杭 ,  杨淑婷 ,  许志成 ,  傅竹韵 ,  林正堂

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/78 ,  H01L29/165

CPC classification number: H01L29/7848 ,  H01L21/26586 ,  H01L29/165 ,  H01L29/66537 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开一种形成半导体结构的方法，该方法包括：提供一半导体基底；形成一栅极介电层于该半导体基底上，其中该半导体基底与该栅极介电层的一侧壁具有一接合点；形成一栅极电极于该栅极介电层上；形成一掩模层于该半导体基底与该栅极电极上，其中邻接该接合点的该掩模层的一第一部份至少薄于远离该接合点的该掩模层的一第二部份；在形成该掩模层的步骤之后，执行一环形/口袋注入以引进一环形/口袋掺杂物进入该半导体基底；以及在该环形/口袋注入后，移除该掩模层。其发明可以降低源极/漏极与源极/漏极延伸区电阻与降低价电子带到传导带的漏电流。

公开(公告)号：CN107887325A

公开(公告)日：2018-04-06

申请号：CN201710170532.3

申请日：2017-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佩雯 ,  王菘豊 ,  洪敏修 ,  李毅达 ,  张志维 ,  黄鸿仪 ,  林正堂 ,  许志成 ,  杨育佳 ,  徐志安

IPC: H01L21/768

Abstract: 提供一种半导体结构的形成方法。在一些实施例中，方法包括形成凹陷于介电层中，且凹陷定义介电层的第一侧壁。该方法亦包括沉积第一导电层于介电层的上表面与第一侧壁上，且第一导电层具有第一悬突；采用蚀刻品以移除第一导电层的第一悬突，且蚀刻品是第一导电层的卤化物、Cl2、BCl3、SPM、SC1、SC2、或上述的组合；以及将第二导电层填入凹陷。

公开(公告)号：CN105870003A

公开(公告)日：2016-08-17

申请号：CN201610446468.2

申请日：2008-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱奕杭 ,  杨淑婷 ,  许志成 ,  傅竹韵 ,  林正堂

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/78 ,  H01L29/165

CPC classification number: H01L29/7848 ,  H01L21/26586 ,  H01L29/165 ,  H01L29/66537 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开一种形成半导体结构的方法，该方法包括：提供一半导体基底；形成一栅极介电层于该半导体基底上，其中该半导体基底与该栅极介电层的一侧壁具有一接合点；形成一栅极电极于该栅极介电层上；形成一掩模层于该半导体基底与该栅极电极上，其中邻接该接合点的该掩模层的一第一部份至少薄于远离该接合点的该掩模层的一第二部份；在形成该掩模层的步骤之后，执行一环形/口袋注入以引进一环形/口袋掺杂物进入该半导体基底；以及在该环形/口袋注入后，移除该掩模层。其发明可以降低源极/漏极与源极/漏极延伸区电阻与降低价电子带到传导带的漏电流。