公开(公告)号：CN113192887B

公开(公告)日：2025-03-28

申请号：CN202011371841.5

申请日：2020-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张旭凯 ,  林耕竹 ,  王菘豊 ,  梁顺鑫 ,  朱家宏

IPC: H10D84/03 ,  H10D84/83

Abstract: 本发明的实施例描述了一种用于形成无衬垫或无阻挡件的导电结构的方法。该方法包括在设置在衬底上的钴接触件上沉积蚀刻停止层，在蚀刻停止层上沉积电介质，蚀刻电介质和蚀刻停止层以形成暴露钴接触件的顶面的开口，以及蚀刻钴接触件的暴露的顶面在钴接触件中形成在蚀刻停止层下方横向延伸的凹槽。该方法还包括沉积钌金属以基本填充凹槽和开口，以及使钌金属退火以在钌金属和电介质之间形成氧化物层。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN116314013A

公开(公告)日：2023-06-23

申请号：CN202310350517.2

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  奧野泰利

IPC: H01L21/768

Abstract: 本文描述的实施例总体涉及用于形成互连结构的一个或多个方法和由此形成的结构，互连结构诸如包括导线和导电通孔的双镶嵌互连结构。在一些实施例中，穿过半导体衬底上方的一个或多个介电层形成互连开口。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上的沟槽中和导电通孔上形成导线。本发明实施例涉及互连结构及其形成方法。

公开(公告)号：CN115566064A

公开(公告)日：2023-01-03

申请号：CN202210937879.7

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张旭凯 ,  朱家宏 ,  梁顺鑫 ,  林耕竹 ,  林斌彦 ,  王菘豊

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开描述了一种半导体结构。半导体结构可包括基板，基板上方的栅极结构，相邻栅极结构的源/漏极(S/D)接触结构，位于源/漏极接触结构上方和栅极结构上方的介电材料层，穿过介电材料层形成的有机金属材料层，以及穿过介电材料层形成且接触源/漏极接触结构和栅极结构的沟槽导体层。有机金属材料层可位于介电材料层和沟槽导体层之间。

公开(公告)号：CN113488465A

公开(公告)日：2021-10-08

申请号：CN202110409617.9

申请日：2021-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱家宏 ,  王菘豊 ,  梁顺鑫 ,  张旭凯 ,  时定康 ,  洪宗佑 ,  蔡邦彦 ,  林耕竹

IPC: H01L27/088 ,  H01L21/8234

Abstract: 根据本发明的半导体器件结构包括：源极部件和漏极部件；至少一个沟道结构，在源极部件和漏极部件之间延伸；栅极结构，包裹至少一个沟道结构的每个；半导体层，位于栅极结构上方；介电层，位于半导体层上方；掺杂的半导体部件，延伸穿过半导体层和介电层以与源极部件接触；金属接触插塞，位于掺杂的半导体部件上方；以及掩埋电源轨，设置在金属接触插塞上方。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN110021554B

公开(公告)日：2021-05-07

申请号：CN201811381317.9

申请日：2018-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姆鲁尼尔·A·卡迪尔巴德 ,  奥野泰利 ,  王菘豊 ,  蔡邦彦 ,  李胜男 ,  蔡腾群

IPC: H01L21/768 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。方法包括在半导体结构上形成栅极。形成与栅极相邻的外延源极/漏极区。在外延源极/漏极区上形成介电层。形成延伸穿过介电层并且暴露外延源极/漏极区的开口。在开口中非共形地沉积导电材料。导电材料以自下而上的方式填充开口。本发明的实施例还涉及用于半导体器件的接触插塞及其形成方法。

公开(公告)号：CN112582403A

公开(公告)日：2021-03-30

申请号：CN202010975816.1

申请日：2020-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 ,  林耕竹 ,  王菘豊

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体结构，包括：晶体管，包括第一源极/漏极区；源极/漏极接触插塞，位于所述第一源极/漏极区上方，并且与所述第一源极/漏极区电连接；以及通孔，位于所述源极/漏极接触插塞上方，并且与所述源极/漏极接触插塞接触。所述通孔包括：底部，具有第一长度；以及上部，具有第二长度。所述第一长度大于所述第二长度。沿着平行于所述源极/漏极接触插塞的顶面的相同方向测量所述第一长度和所述第二长度。本申请的实施例另一方面提供一种形成半导体结构的方法。

公开(公告)号：CN111180384A

公开(公告)日：2020-05-19

申请号：CN201911093292.7

申请日：2019-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  梁顺鑫 ,  张容浩 ,  朱家宏 ,  林耕竹

IPC: H01L21/768 ,  H01L23/538

Abstract: 本文描述的实施例总体上涉及用于形成互连结构的一种或多种方法，诸如包括导线和导电通孔的双镶嵌互连结构，以及由此形成的结构。在一些实施例中，互连开口形成为穿过半导体衬底上方的一个或多个介电层。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上和导电通孔上的沟槽中形成导线。本发明的实施例还涉及互连结构。

公开(公告)号：CN110942994A

公开(公告)日：2020-03-31

申请号：CN201910871750.9

申请日：2019-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  奥野泰利 ,  邱士权

IPC: H01L21/336 ,  H01L21/768

Abstract: 一种形成半导体元件的方法包括在基板上形成源极/漏极区域，在源极/漏极区域上沉积富含金属的金属硅化物层，在富含金属的金属硅化物层上沉积富含硅的金属硅化物层，及在富含硅的金属硅化物层上形成接触插塞。

公开(公告)号：CN109860102A

公开(公告)日：2019-06-07

申请号：CN201811318515.0

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  奧野泰利

IPC: H01L21/768

Abstract: 本文描述的实施例总体涉及用于形成互连结构的一个或多个方法和由此形成的结构，互连结构诸如包括导线和导电通孔的双镶嵌互连结构。在一些实施例中，穿过半导体衬底上方的一个或多个介电层形成互连开口。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上的沟槽中和导电通孔上形成导线。本发明实施例涉及互连结构及其形成方法。

公开(公告)号：CN109841506A

公开(公告)日：2019-06-04

申请号：CN201811416827.5

申请日：2018-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  蔡邦彦 ,  奥野泰利

IPC: H01L21/28

Abstract: 一种半导体装置包含第一及第二磊晶结构、第一及第二顶部金属合金层、及第一及第二底部金属合金层。第一及第二磊晶结构具有不同的剖面。第一及第二顶部金属合金层分别与第一及第二磊晶结构接触。第一及第二底部金属合金层分别与第一及第二磊晶结构接触且分别在第一及第二顶部金属合金层下方。第一顶部金属合金层及第一底部金属合金层是由不同的材料制成。