-
公开(公告)号：CN112599472B
公开(公告)日：2025-01-03
申请号：CN202011062589.X
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本申请的实施例提供一种制造半导体结构的方法，包括：在导电部件上方接收具有介电层的结构；蚀刻穿过介电层的孔，并且暴露导电部件；第一金属沉积至孔中并且直接接触介电层和导电部件；在第一金属上方沉积第二金属；以及对包括第一金属和第二金属的结构进行退火。本申请的实施例还提供一种半导体结构。
-
Patent Agency Ranking
公开(公告)号：CN112582403B
公开(公告)日：2024-12-24
申请号：CN202010975816.1
申请日：2020-09-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 , 林耕竹 , 王菘豊
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体结构，包括：晶体管，包括第一源极/漏极区；源极/漏极接触插塞，位于所述第一源极/漏极区上方，并且与所述第一源极/漏极区电连接；以及通孔，位于所述源极/漏极接触插塞上方，并且与所述源极/漏极接触插塞接触。所述通孔包括：底部，具有第一长度；以及上部，具有第二长度。所述第一长度大于所述第二长度。沿着平行于所述源极/漏极接触插塞的顶面的相同方向测量所述第一长度和所述第二长度。本申请的实施例另一方面提供一种形成半导体结构的方法。
-
公开(公告)号：CN110931431B
公开(公告)日：2022-10-11
申请号：CN201910882122.0
申请日：2019-09-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 , 奥野泰利 , 蔡邦彦
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 选择性地形成第一介电层，从而使得第一介电层形成在第一类型晶体管的源极/漏极区域上方，但不形成在第二类型晶体管的源极/漏极区域上方。第一类型晶体管和第二类型晶体管具有不同类型的导电性。选择性地形成第一硅化物层，从而使得第一硅化物层形成在第二类型晶体管的源极/漏极区域上方，但不形成在第一类型晶体管的源极/漏极区域上方。去除第一介电层。在第一类型晶体管的源极/漏极区域上方形成第二硅化物层。本发明的实施例还涉及半导体器件和制造半导体器件的方法。
-
公开(公告)号：CN112599472A
公开(公告)日：2021-04-02
申请号：CN202011062589.X
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本申请的实施例提供一种制造半导体结构的方法，包括：在导电部件上方接收具有介电层的结构；蚀刻穿过介电层的孔，并且暴露导电部件；第一金属沉积至孔中并且直接接触介电层和导电部件；在第一金属上方沉积第二金属；以及对包括第一金属和第二金属的结构进行退火。本申请的实施例还提供一种半导体结构。
-
公开(公告)号：CN112582403A
公开(公告)日：2021-03-30
申请号：CN202010975816.1
申请日：2020-09-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 , 林耕竹 , 王菘豊
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体结构，包括：晶体管，包括第一源极/漏极区；源极/漏极接触插塞，位于所述第一源极/漏极区上方，并且与所述第一源极/漏极区电连接；以及通孔，位于所述源极/漏极接触插塞上方，并且与所述源极/漏极接触插塞接触。所述通孔包括：底部，具有第一长度；以及上部，具有第二长度。所述第一长度大于所述第二长度。沿着平行于所述源极/漏极接触插塞的顶面的相同方向测量所述第一长度和所述第二长度。本申请的实施例另一方面提供一种形成半导体结构的方法。
-
公开(公告)号：CN110931431A
公开(公告)日：2020-03-27
申请号：CN201910882122.0
申请日：2019-09-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 , 奥野泰利 , 蔡邦彦
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 选择性地形成第一介电层，从而使得第一介电层形成在第一类型晶体管的源极/漏极区域上方，但不形成在第二类型晶体管的源极/漏极区域上方。第一类型晶体管和第二类型晶体管具有不同类型的导电性。选择性地形成第一硅化物层，从而使得第一硅化物层形成在第二类型晶体管的源极/漏极区域上方，但不形成在第一类型晶体管的源极/漏极区域上方。去除第一介电层。在第一类型晶体管的源极/漏极区域上方形成第二硅化物层。本发明的实施例还涉及半导体器件和制造半导体器件的方法。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
