公开(公告)号：CN109326556B

公开(公告)日：2022-09-13

申请号：CN201810834870.7

申请日：2018-07-26

申请人： 台湾积体电路制造股份有限公司

发明人： 潘尹捷 ,  彭羽筠

IPC分类号： H01L21/768 ,  H01L23/532

摘要： 半导体器件和制造方法包括形成无沟道多孔低k材料。可以使用硅骨架前体和烃前体形成材料以形成基质材料。然后可以固化材料以去除致孔剂并且有助于使材料内的沟道塌陷。由此，该材料可以形成为具有小于或等于约1.8的比例因子。

公开(公告)号：CN112509972A

公开(公告)日：2021-03-16

申请号：CN202010973977.7

申请日：2020-09-16

申请人： 台湾积体电路制造股份有限公司

发明人： 颜甫庭 ,  陈婷婷 ,  彭羽筠 ,  林耕竹

IPC分类号： H01L21/762

摘要： 根据本公开实施例的一些实施例，一种半导体结构的形成方法，包含：提供工件，其包含开口与顶表面；沉积介电材料于工件上且进入开口中，以形成第一介电材料层，且第一介电材料层具有于顶表面上的顶部与于开口中的插塞部(plug portion)；处理(treating)第一介电层以将顶部转换成第二介电层，其中第二介电层不同于第一介电层；以及选择性移除第二介电层。

公开(公告)号：CN110660640A

公开(公告)日：2020-01-07

申请号：CN201910565992.5

申请日：2019-06-27

申请人： 台湾积体电路制造股份有限公司

发明人： 彭羽筠

IPC分类号： H01L21/02 ,  C23C16/32 ,  C23C16/34 ,  C23C16/40 ,  C23C16/513

摘要： 此处提供介电材料组成与相关方法。一种半导体结构的形成方法，方法包括图案化基板以形成第一结构、与第一结构相邻的第二结构、以及位于第一结构与第二结构之间的沟槽。方法亦包括沉积介电材料于第一结构上与沟槽中。在一些实施例中，沉积介电材料的步骤包括：使第一前驱物、第二前驱物、与反应气体流入工艺腔室。此外，在使第一前驱物、第二前驱物、与反应气体流入工艺腔室时，形成等离子体于工艺腔室中以沉积介电材料。

公开(公告)号：CN109755173A

公开(公告)日：2019-05-14

申请号：CN201811181745.7

申请日：2018-10-11

申请人： 台湾积体电路制造股份有限公司

发明人： 彭羽筠

IPC分类号： H01L21/762 ,  H01L21/02

摘要： 公开了一种形成氧化硅层及半导体结构的方法。所述形成氧化硅层的方法包括以下步骤。提供含硅前体、含氧前体以及氧自由基，以形成含有水的氧化硅层。对所述氧化硅层执行热工艺以使所述水扩散入所述氧化硅层中并利用所述水作为氧化剂来氧化所述氧化硅层。

公开(公告)号：CN115566042A

公开(公告)日：2023-01-03

申请号：CN202210916084.8

申请日：2022-08-01

申请人： 台湾积体电路制造股份有限公司

发明人： 彭羽筠 ,  颜甫庭 ,  林耕竹

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本公开提出一种半导体结构。涉及用于在纳米结构晶体管中的源极/漏极(S/D)外延结构及金属栅极结构之间制造间隔物结构的方法。方法包括在基板上形成具有交替的第一及第二纳米结构元件的鳍片结构。方法也包括蚀刻鳍片结构中的第一纳米结构元件的边缘部分以形成空腔。再者，在鳍片结构上沉积间隔物材料以填充空腔并移除空腔中的一部分间隔物材料，以在间隔物材料中形成开口。此外，方法包括在基板上形成S/D外延结构以邻接鳍片结构及间隔物材料，使得S/D外延结构的侧壁部分密封间隔物材料中的开口，以在间隔物材料中形成气隙。

公开(公告)号：CN112599472A

公开(公告)日：2021-04-02

申请号：CN202011062589.X

申请日：2020-09-30

申请人： 台湾积体电路制造股份有限公司

发明人： 王菘豊 ,  黄鸿仪 ,  彭羽筠 ,  卡迪尔贝德·姆鲁诺·阿比基斯 ,  朱家宏 ,  梁顺鑫 ,  林耕竹

IPC分类号： H01L21/768 ,  H01L23/528

摘要： 本申请的实施例提供一种制造半导体结构的方法，包括：在导电部件上方接收具有介电层的结构；蚀刻穿过介电层的孔，并且暴露导电部件；第一金属沉积至孔中并且直接接触介电层和导电部件；在第一金属上方沉积第二金属；以及对包括第一金属和第二金属的结构进行退火。本申请的实施例还提供一种半导体结构。

公开(公告)号：CN109585357A

公开(公告)日：2019-04-05

申请号：CN201811152072.2

申请日：2018-09-29

申请人： 台湾积体电路制造股份有限公司

发明人： 彭羽筠 ,  柯忠祁 ,  林耕竹

IPC分类号： H01L21/762 ,  H01L21/768

摘要： 一种介电层的制造方法，此方法包括在基板上方形成层间介电质及栅极结构。栅极结构由层间介电质围绕。蚀刻栅极结构以形成凹槽。使用第一含硅前驱物在凹槽的侧壁及底部上方以及层间介电质的顶表面上方沉积第一介电层。使用与第一含硅前驱物不同的第二含硅前驱物在第一介电层上方且与第一介电层接触沉积第二介电层。使用第一含硅前驱物在第二介电层上方且与第二介电层接触沉积第三介电层。移除层间介电质的顶表面上方的第一、第二及第三介电层的部分。

公开(公告)号：CN115346921A

公开(公告)日：2022-11-15

申请号：CN202210678089.1

申请日：2022-06-15

申请人： 台湾积体电路制造股份有限公司

发明人： 姆鲁尼尔·阿必吉斯·卡迪尔巴德 ,  彭羽筠 ,  陈科夆 ,  林耕竹

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 本发明提出一种半导体结构。半导体结构可包括基板；第一接点结构与第二接点结构，彼此相邻并位于基板上；以及第一介电层与第二介电层，分别形成于第一接点结构与第二接点结构上。第一介电层的顶部可包括第一介电材料。第一介电层的底部可包括第二介电材料，且第二介电材料与第一介电材料不同。第二介电层可包括第三介电材料，且第三介电材料与第一介电材料不同。

公开(公告)号：CN110600421A

公开(公告)日：2019-12-20

申请号：CN201811608154.3

申请日：2018-12-27

申请人： 台湾积体电路制造股份有限公司

发明人： 彭羽筠

IPC分类号： H01L21/762 ,  H01L29/78 ,  H01L21/336

摘要： 通常，提供关于用介电材料填充间隙的实例，例如填充用于浅沟槽隔离(STI)的鳍之间的沟槽。在一个实施例中，使用原子层沉积(ALD)工艺将第一介电材料共形地沉积在沟槽中。在共形地沉积第一介电材料之后，第一介电材料被转换为第二介电材料。在进一步的实例中，第一介电材料可以共形地沉积在另一个沟槽中，并且填充介电材料可以流入其他沟槽中并被转换。本发明实施例涉及介电间隙填充。

公开(公告)号：CN107017154B

公开(公告)日：2019-11-01

申请号：CN201710015006.X

申请日：2017-01-10

申请人： 台湾积体电路制造股份有限公司

发明人： 许仲豪 ,  柯忠祁 ,  李资良 ,  谢文国 ,  彭羽筠

IPC分类号： H01L21/027 ,  H01L21/768

摘要： 一种方法包括形成介电层，在介电层上方形成光刻胶，在光刻胶上方形成第一掩模层，以及在第一掩模层上方形成第二掩模层。执行第一光刻第一蚀刻以在第二掩模层中形成第一通孔图案，其中，第一光刻第一蚀刻停止在第一掩模层的顶面上。执行第二光刻第二蚀刻以在第二掩模层中形成第二通孔图案，其中，第二光刻第二蚀刻停止在第一掩模层的顶面上。使用第二掩模层作为蚀刻掩模以蚀刻第一掩模层。蚀刻光刻胶和介电层以同时将第一通孔图案和第二通孔图案转印至介电层内。本发明实施例涉及使用多重光刻多重蚀刻的通孔图案化的方法。