公开(公告)号：CN110931431B

公开(公告)日：2022-10-11

申请号：CN201910882122.0

申请日：2019-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 ,  奥野泰利 ,  蔡邦彦

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 选择性地形成第一介电层，从而使得第一介电层形成在第一类型晶体管的源极/漏极区域上方，但不形成在第二类型晶体管的源极/漏极区域上方。第一类型晶体管和第二类型晶体管具有不同类型的导电性。选择性地形成第一硅化物层，从而使得第一硅化物层形成在第二类型晶体管的源极/漏极区域上方，但不形成在第一类型晶体管的源极/漏极区域上方。去除第一介电层。在第一类型晶体管的源极/漏极区域上方形成第二硅化物层。本发明的实施例还涉及半导体器件和制造半导体器件的方法。

公开(公告)号：CN114975437A

公开(公告)日：2022-08-30

申请号：CN202110749302.9

申请日：2021-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林衍廷 ,  李彦儒 ,  苏建彰 ,  金志昀 ,  李健玮 ,  蔡邦彦 ,  李啟弘 ,  杨育佳

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种纳米结构场效晶体管与其形成的方法，纳米结构场效晶体管包括具有鳍部的基材、隔离区域在基材上并沿鳍部的相异侧、纳米结构在鳍部上、磊晶源极/漏极区相邻于纳米结构、及栅极电极在纳米结构上。磊晶源极/漏极区包括第一半导体材料部分，每个第一半导体材料部分接触至少一个纳米结构的端点，第一半导体材料部分彼此隔开，第一半导体材料部分具有第一掺杂浓度的第一导电型掺杂剂。磊晶源极/漏极区包括第二半导体材料层，第二半导体材料层具有第二掺杂浓度的第一导电型掺杂剂，第二掺杂浓度大于第一掺杂浓度，第二半导体材料层包括覆盖每个第一半导体材料部分的单层。

公开(公告)号：CN111106066B

公开(公告)日：2022-08-23

申请号：CN201910780511.2

申请日：2019-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  王菘豊 ,  蔡邦彦

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/08

Abstract: 本文提供了在源极/漏极部件和接触件之间具有界面的集成电路的实例以及用于形成集成电路的方法的实例。在一些实施例中，该方法包括接收衬底，衬底上设置有源极/漏极部件。源极/漏极部件包括第一半导体元件和第二半导体元件。氧化源极/漏极部件的第一半导体元件以在源极/漏极部件上产生第一半导体元件的氧化物以及源极/漏极部件的具有比源极/漏极部件的其余部分更大的第二半导体元件的浓度的区域。去除第一半导体元件的氧化物，并且形成电连接至源极/漏极部件的接触件。在一些这样的实施例中，第一半导体元件包括硅，并且第二半导体元件包括锗。

公开(公告)号：CN113192953A

公开(公告)日：2021-07-30

申请号：CN202011410603.0

申请日：2020-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈维宁 ,  蔡邦彦 ,  奥野泰利

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本申请的实施例公开了一种用于减少半导体器件的异质外延界面中的应力引起的缺陷的方法。该方法包括：形成具有鳍部基底的鳍部结构、位于鳍部基底上的超晶格结构；形成位于鳍部结构上的多晶硅栅极结构；形成位于鳍部结构的未由多晶硅栅极结构覆盖的部分内的源极/漏极(S/D)开口；修改第一层的第一表面以弯曲第一表面的轮廓；沉积分别位于第一表面、第二表面、和第三表面上的第一钝化层、第二钝化层、和第三钝化层；形成位于源极/漏极开口内的外延源极/漏极区；以及用金属栅极结构替代多晶硅栅极结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层，并且第一晶格常数和第二晶格常数彼此不同。本申请的实施例另一方面提供一种半导体器件。

公开(公告)号：CN113178487A

公开(公告)日：2021-07-27

申请号：CN202110089092.5

申请日：2021-01-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李培玮 ,  奧野泰利 ,  蔡邦彦

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/10 ,  H01L21/336 ,  H01L21/8234

Abstract: 根据本公开的一种半导体器件包含基板以及晶体管，基板包含多个原子阶，原子阶沿着第一方向传递，而晶体管设置于基板之上。晶体管包含通道构件及栅极结构，通道构件沿着第二方向延伸，第二方向垂直于第一方向，而栅极结构环绕通道构件。

公开(公告)号：CN111223781A

公开(公告)日：2020-06-02

申请号：CN201911173527.3

申请日：2019-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪宗佑 ,  蔡邦彦 ,  李培玮

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明实施例公开了半导体装置及其制造方法。形成半导体装置的例示性方法包括形成鳍片于基板之上，其中此鳍片包括具有不同半导体材料的第一半导体层及第二半导体层，并且此鳍片包括通道区及源极/漏极区；形成虚设栅极结构于此基板及此鳍片之上；于此源极/漏极区中蚀刻此鳍片的一部分；于此鳍片的此通道区中选择性去除此第二半导体层的边缘部分使得此第二半导体层被凹蚀，并且此第一半导体层的边缘部分被悬置；对此第一半导体层执行回流工艺以形成内部间隔物，其中此内部间隔物形成于此鳍片的此源极/漏极区的侧壁表面；以及外延成长源极/漏极部件于此源极/漏极区中。

公开(公告)号：CN104465756B

公开(公告)日：2017-08-08

申请号：CN201310693713.6

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏达 ,  黄懋霖 ,  王立廷 ,  王建勛 ,  陈孟谷 ,  林群雄 ,  蔡邦彦 ,  张惠政

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L29/78 ,  H01L29/0847 ,  H01L29/66462 ,  H01L29/7781 ,  H01L29/7784 ,  H01L29/7785

Abstract: 本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。

公开(公告)号：CN103035526B

公开(公告)日：2016-02-24

申请号：CN201210005711.9

申请日：2012-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李彦儒 ,  游明华 ,  李资良 ,  李启弘 ,  蔡邦彦 ,  舒丽丽 ,  林逸宏 ,  郑有宏

IPC: H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02661 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7845 ,  H01L29/7846

Abstract: 公开了一种用于制造半导体器件的方法。在衬底的腔室中且邻近衬底中的隔离结构形成应变材料。应变材料具有位于衬底的表面上方的角部。所公开的方法提供了改进方法，该改进方法用于形成邻近隔离结构并具有位于衬底腔室中的增加部分的应变材料，从而增强载流子迁移率并且提升器件性能。在实施例中，采用蚀刻工艺通过去除至少一部分角部来再分布应变材料使其位于腔室中，从而实现改进的形成方法。本发明提供了半导体器件及其制造方法。

公开(公告)号：CN1763908A

公开(公告)日：2006-04-26

申请号：CN200510058857.X

申请日：2005-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡邦彦 ,  张志坚 ,  李资良 ,  陈世昌

IPC: H01L21/00

CPC classification number: H01L21/823807 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262

Abstract: 本发明是有关于一种具有一平滑的磊晶层的半导体元件及其制造方法。该方法是藉由较高的反应气体压力形成第一层硅锗磊晶(SiGe)层在基材上，再以较低的反应气体压力形成第二层硅锗磊晶(SiGe)层。

公开(公告)号：CN113113357A

公开(公告)日：2021-07-13

申请号：CN202110156301.3

申请日：2021-02-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李培玮 ,  蔡邦彦 ,  赵皇麟 ,  洪宗佑

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 本公开实施例提供一种半导体装置的制造方法。半导体装置具有超晶格结构及位于具有埋入式隔离结构的基底上。上述方法包括形成一蚀刻停止层于一基底上；形成一超晶格结构于蚀刻停止层上；沉积一隔离层于超晶格结构上；沉积一半导体层于隔离层上；形成一双层隔离结构于半导体层上、去除基底及蚀刻停止层；蚀刻超晶格结构、隔离层、半导体层及双层隔离结构以形成一鳍部结构；以及形成一全绕式栅极结构于鳍部结构上。