-
公开(公告)号：CN111106010B
公开(公告)日：2023-04-25
申请号：CN201911022415.8
申请日：2019-10-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/10 , H01L29/08
摘要： 本公开涉及具有堆叠半导体层作为沟道的晶体管。一种形成半导体器件的方法包括：在半导体衬底的一部分上方沉积p型半导体层；在p型半导体层上方沉积半导体层，其中，半导体层不含p型杂质；直接在半导体层的第一部分上方形成栅极堆叠；以及蚀刻半导体层的第二部分以形成延伸到半导体层中的沟槽。p型半导体层的至少一个表面暴露于沟槽。在沟槽中形成源极/漏极区域。源极/漏极区域是n型的。
-
公开(公告)号：CN107104147B
公开(公告)日：2020-06-19
申请号：CN201611089731.3
申请日：2016-12-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336
摘要： 本发明实施例公开了一种半导体器件及其形成的方法。半导体器件包括衬底；在所述衬底上方的隔离结构；从衬底延伸并通过隔离结构的两个鳍；与所述两个鳍的沟道区接合的栅极堆叠件；设置于所述隔离结构上方且邻近两个鳍的S/D区的介电层；和在两个鳍的S/D区上方的四个S/D部件。四个S/D部件各自都包含下部和位于下部上方的上部。四个S/D部件的下部至少部分地被介电层环绕。四个S/D部件的上部合并为两个合并式第二S/D部件，在栅极堆叠件的每侧上各具有一个。两个合并式S/D部件各自都有弯曲顶面。
-
公开(公告)号：CN111106010A
公开(公告)日：2020-05-05
申请号：CN201911022415.8
申请日：2019-10-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/10 , H01L29/08
摘要： 本公开涉及具有堆叠半导体层作为沟道的晶体管。一种形成半导体器件的方法包括：在半导体衬底的一部分上方沉积p型半导体层；在p型半导体层上方沉积半导体层，其中，半导体层不含p型杂质；直接在半导体层的第一部分上方形成栅极堆叠；以及蚀刻半导体层的第二部分以形成延伸到半导体层中的沟槽。p型半导体层的至少一个表面暴露于沟槽。在沟槽中形成源极/漏极区域。源极/漏极区域是n型的。
-
公开(公告)号：CN107026070B
公开(公告)日：2019-11-29
申请号：CN201610668424.4
申请日：2016-08-15
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/02
摘要： 本发明揭露一种半导体装置的制作方法。提供一两步骤缺陷减少烘烤的方法和结构，其接着是高温磊晶层成长。在各种实施例中，将半导体晶圆载入至处理腔室内。当半导体晶圆载入在处理腔室中时，在第一压力和第一温度下进行第一预磊晶层(Pre‑epitaxial Layer)沉积烘烤制程。在一些实例中，在第一预磊晶层沉积烘烤制程后，在第二压力和第二温度下进行第二预磊晶层沉积烘烤制程。在一些实施例中，第二压力和第一压力不同。例如：在第二预磊晶层沉积烘烤制程后，且当在成长温度时，将前驱物气体导入处理腔室，以沉积磊晶层在半导体晶圆上。
-
公开(公告)号：CN107026098B
公开(公告)日：2019-09-24
申请号：CN201611138804.3
申请日：2016-12-12
申请人： 台湾积体电路制造股份有限公司
摘要： 一种厚度测量的方法，包括在半导体衬底内形成注入区。在半导体衬底的注入区上形成半导体层。在半导体衬底的注入区内产生调制自由载流子。在半导体层和在其中带有调制自由载流子的半导体衬底的注入区上提供探针光束。检测自半导体层和注入区反射的探针光束以确定半导体层的厚度。本发明实施例涉及计量系统及使用计量系统的测量方法。
-
公开(公告)号：CN108231892A
公开(公告)日：2018-06-29
申请号：CN201711166177.9
申请日：2017-11-21
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/8221 , H01L21/823431 , H01L21/823821 , H01L21/84 , H01L27/0688 , H01L27/0886 , H01L27/0924
摘要： 本发明的实施例公开了一种半导体器件及其形成方法。该半导体器件包括衬底，位于衬底上方的两个半导体鳍和位于两个半导体鳍上方的半导体部件。半导体部件包括两个下部和一个上部。两个下部分别直接位于两个半导体鳍上方。上部位于两个下部上方。上部的底面具有弧形的截面形状。
-
公开(公告)号：CN107104147A
公开(公告)日：2017-08-29
申请号：CN201611089731.3
申请日：2016-12-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336
摘要： 本发明实施例公开了一种半导体器件及其形成的方法。半导体器件包括衬底；在所述衬底上方的隔离结构；从衬底延伸并通过隔离结构的两个鳍；与所述两个鳍的沟道区接合的栅极堆叠件；设置于所述隔离结构上方且邻近两个鳍的S/D区的介电层；和在两个鳍的S/D区上方的四个S/D部件。四个S/D部件各自都包含下部和位于下部上方的上部。四个S/D部件的下部至少部分地被介电层环绕。四个S/D部件的上部合并为两个合并式第二S/D部件，在栅极堆叠件的每侧上各具有一个。两个合并式S/D部件各自都有弯曲顶面。
-
公开(公告)号：CN101378022B
公开(公告)日：2011-10-05
申请号：CN200810006858.3
申请日：2008-02-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/04
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/1054 , H01L29/665 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/7833
摘要： 本发明提供一种半导体元件，像是P通道金属-氧化物-半导体场效应电晶体或N通道金属-氧化物-半导体场效应电晶体，其具有应变通道区域，借由形成一栅极堆叠后，在源极区域及漏极区域形成凹进区来形成此半导体元件。接着，去除此栅极堆叠下的基板，然后，在此栅极堆叠下的源极区域及漏极区域中形成一磊晶层。在源极区域及漏极区域中的此磊晶层可被掺杂。在一实施例中，在此栅极堆叠下的磊晶层较低的部份被掺杂，其传导类型与源极区域及漏极区域的传导类型相反。在另一实施例中，此磊晶层未被掺杂。
-
公开(公告)号：CN101312191B
公开(公告)日：2010-07-28
申请号：CN200710186918.X
申请日：2007-11-13
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/04 , H01L27/092 , H01L21/762
CPC分类号： H01L21/823807 , H01L21/823878 , H01L29/665 , H01L29/6659 , H01L29/7833 , H01L29/7846
摘要： 本发明公开一种半导体结构及其形成方法，该半导体结构包含：半导体衬底；开口，位于上述半导体衬底中；半导体层，位于上述开口中，并覆盖上述开口的底部与侧壁，其中上述半导体层与上述半导体衬底包含不同的材料；以及介电材料，位于上述半导体层上，并填入上述开口的剩余部分。本发明能够提高作用于金属氧化物半导体装置的沟道区的应力并减少应力松弛效应。
-
公开(公告)号：CN118630055A
公开(公告)日：2024-09-10
申请号：CN202311730819.9
申请日：2023-12-15
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本公开涉及半导体器件及其制造方法。提供了一种半导体器件结构。该半导体器件结构包括设置在两个相邻的沟道区域之间的凹部中的源极/漏极(S/D)特征，其中S/D特征包括共形地沉积在凹部的暴露表面上的外延层。该结构还包括共形地设置在S/D特征上的硅化物层，以及设置在硅化物层上的S/D接触件，其中S/D接触件具有延伸到凹部中的第一部分，并且第一部分具有至少三个被硅化物层和S/D特征围绕的表面。
-
-
-
-
-
-
-
-
-
搜索结果
62 条记录 (耗时 0.048 秒)
