公开(公告)号：CN113078110B

公开(公告)日：2025-05-06

申请号：CN202011190662.1

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈文彦 ,  王立廷 ,  谢宛蓁 ,  卢柏全 ,  黄泰钧 ,  张惠政 ,  杨育佳

IPC: H10D84/03 ,  H10D30/01

Abstract: 本公开涉及回流填充材料进行沟槽填充。一种方法，包括在基底结构上方形成第一突出鳍和第二突出鳍，其中，沟槽位于第一突出鳍和第二突出鳍之间，沉积延伸到沟槽中的沟槽填充材料，以及对沟槽填充材料执行激光器回流工艺。在回流工艺中，沟槽填充材料的温度高于沟槽填充材料的第一熔点，并且低于第一突出鳍和第二突出鳍的第二熔点。在激光器回流工艺之后，沟槽填充材料被凝固。该方法还包括对沟槽填充材料进行图案化，其中，沟槽填充材料的剩余部分形成栅极堆叠件的部分，以及在栅极堆叠件的一侧上形成源极/漏极区域。

公开(公告)号：CN118712172A

公开(公告)日：2024-09-27

申请号：CN202410574190.1

申请日：2024-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 斯帝芬鲁苏 ,  卓联洲 ,  钟铭洋 ,  黄泰钧 ,  鲁又诚

IPC: H01L23/538 ,  H01L21/60

Abstract: 一种示例性封装包括光子管芯、电子管芯和封装构件。电子管芯具有设置在前侧互连结构和背侧互连结构之间的电子器件层。背侧互连结构被配置为向电子器件层传输电力。光子管芯、电子管芯和封装构件从上到下进行堆叠。电子管芯的背侧互连结构连接到封装构件，且光子管芯连接到电子管芯。在一些实施例中，光子管芯和电子管芯各自不含半导体穿孔，例如，硅穿孔。在一些实施例中，光子管芯的前侧互连结构连接到电子管芯的前侧互连结构。在一些实施例中，光子管芯的背侧互连结构连接到电子管芯的前侧互连结构。

公开(公告)号：CN113571519A

公开(公告)日：2021-10-29

申请号：CN202110386903.8

申请日：2021-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢柏全 ,  黄泰钧 ,  彭治棠 ,  徐志安

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及FinFET器件及其形成方法。提供了一种半导体器件及其形成方法。该半导体器件包括衬底，在衬底之上的第一隔离结构和第二隔离结构，在衬底之上并且在第一隔离结构与第二隔离结构之间的半导体鳍，以及延伸穿过半导体鳍并且在第一隔离结构与第二隔离结构之间的第三隔离结构。半导体鳍的顶表面高于第一隔离结构的顶表面和第二隔离结构的顶表面。第三隔离结构包括第一电介质材料和在第一电介质材料之上的第二电介质材料。第一电介质材料与第二电介质材料之间的界面低于第一隔离结构的顶表面和第二隔离结构的顶表面。

公开(公告)号：CN113451209A

公开(公告)日：2021-09-28

申请号：CN202010941168.8

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张雅岚 ,  陈亭纲 ,  黄泰钧 ,  徐志安 ,  卢永诚

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件和方法。实施例包括一种方法，该方法包括：在半导体器件的金属栅极结构的切割金属栅极区域中形成开口；在开口中共形地沉积第一电介质层；在第一电介质层之上共形地沉积硅层；对硅层执行氧化工艺以形成第一氧化硅层；用第二氧化硅层填充开口；对第二氧化硅层和第一电介质层执行化学机械抛光，以形成切割金属栅极插塞，化学机械抛光暴露出半导体器件的金属栅极结构；以及形成到金属栅极结构的第一部分的第一接触件和到金属栅极结构的第二部分的第二接触件，金属栅极结构的第一部分和第二部分被切割金属栅极插塞分离。

公开(公告)号：CN110875394A

公开(公告)日：2020-03-10

申请号：CN201910757389.7

申请日：2019-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东昇 ,  林嘉慧 ,  郑凯鸿 ,  孙尧序 ,  吴文成 ,  卢柏全 ,  林颂恩 ,  黄泰钧

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体装置的形成方法。本公开涉及四层光致抗蚀剂与其形成方法。在一实施例中，方法包括形成半导体鳍状物；沉积目标层于半导体鳍状物上；沉积底部抗反射涂层于目标层上；沉积第一掩模层于底部抗反射涂层上，其中第一掩模层的沉积方法采用的等离子体源具有低于50瓦的射频功率；沉积第二掩模层于第一掩模层上，其中第二掩模层的沉积方法采用的等离子体源具有低于500瓦的射频功率；沉积光致抗蚀剂层于第二掩模层上；图案化光致抗蚀剂层、第二掩模层、第一掩模层、与底部抗反射涂层以形成第一掩模；以及采用第一掩模，自半导体鳍状物的第一部分选择性地移除目标层，且目标层保留于半导体鳍状物的第二部分上。

公开(公告)号：CN108807159A

公开(公告)日：2018-11-13

申请号：CN201710896628.8

申请日：2017-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  柯忠廷 ,  陈亭纲 ,  黄建中 ,  黄泰钧 ,  李资良

IPC: H01L21/28 ,  H01L21/336

Abstract: 方法包括形成虚置栅极堆迭于基板上，形成间隔物层于虚置栅极堆迭上，形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包括垂直部分与水平部分，并在蚀刻停止层上进行致密化制程，其中致密化制程后的水平部分比垂直部分致密。方法亦包括形成氧化物层于蚀刻停止层上，并在氧化物层及蚀刻停止层上进行回火制程，其中回火制程后的垂直部分比水平部分具有更高的氧浓度。

公开(公告)号：CN106935542A

公开(公告)日：2017-07-07

申请号：CN201611262843.4

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦钧 ,  谢博全 ,  郑培仁 ,  黄泰钧 ,  李资良

IPC: H01L21/762

CPC classification number: H01L29/0649 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/324 ,  H01L21/76227 ,  H01L29/66795

Abstract: 本揭露为提供一种半导体元件及其制造方法。半导体元件的制造方法包括在开口中沉积第一介电层，第一介电层包含半导体元素及非半导体元素。此方法还包括在第一介电层上沉积半导体层，半导体层包含与半导体元素相同的第一元素。此方法还包括将第二元素引入至半导体层，其中第二元素与非半导体元素相同。此方法还包括：对半导体层应用热退火制程，以将半导体层改变为第二介电层。

公开(公告)号：CN104611683B

公开(公告)日：2017-04-12

申请号：CN201410047902.0

申请日：2014-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  黄建国 ,  黄泰钧 ,  许光源 ,  李资良

IPC: C23C16/455

CPC classification number: C23C16/4402 ,  C23C16/4412 ,  C23C16/45525 ,  C23C16/45593 ,  C23C16/52

Abstract: 本发明提供了为原子层沉积（ALD）工艺供应前体材料的系统和方法。气体供给部将一种或多种前体材料提供给沉积室。沉积室通过输入管线接收一种或多种前体材料。气体循环系统连接至沉积室的输出管线。气体循环系统包括气体成分检测系统，该气体成分检测系统被配置为产生表示通过输出管线离开沉积室的气体的成分的输出信号。气体循环系统也包括循环管线，该循环管线被配置为将离开沉积室的气体传输至输入管线。控制器连接至气体供给部。该控制器基于气体成分检测系统的输出信号控制气体供给部的一种或多种前体材料的供给。

公开(公告)号：CN100401501C

公开(公告)日：2008-07-09

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN100378987C

公开(公告)日：2008-04-02

申请号：CN200610065350.1

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  纪冠守 ,  夏劲秋 ,  梁孟松

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/48 ,  H01L21/76804 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2224/45099

Abstract: 本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括：一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括：形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。