公开(公告)号：CN108122743B

公开(公告)日：2020-07-03

申请号：CN201710464039.2

申请日：2017-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧寒稊 ,  孙志鸿 ,  邱意为 ,  王冠程 ,  蔡释严 ,  陈致宇 ,  吴文成

IPC: H01L21/28 ,  H01L29/423

Abstract: 方法包括对第一层的部分实施注入以形成注入区域，并且去除第一层的未注入部分。在去除第一层的未注入部分之后，注入区域保留。之后，对第一层下面的第二层实施蚀刻，其中，注入区域用作蚀刻中的第一蚀刻掩模的部分。去除注入区域。使用第二层蚀刻金属掩模以形成图案化的掩模。之后，蚀刻层间电介质以形成接触开口，其中，图案化的掩模用作第二蚀刻掩模。本发明的实施例还涉及接触开口及其形成方法。

公开(公告)号：CN110875394A

公开(公告)日：2020-03-10

申请号：CN201910757389.7

申请日：2019-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东昇 ,  林嘉慧 ,  郑凯鸿 ,  孙尧序 ,  吴文成 ,  卢柏全 ,  林颂恩 ,  黄泰钧

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体装置的形成方法。本公开涉及四层光致抗蚀剂与其形成方法。在一实施例中，方法包括形成半导体鳍状物；沉积目标层于半导体鳍状物上；沉积底部抗反射涂层于目标层上；沉积第一掩模层于底部抗反射涂层上，其中第一掩模层的沉积方法采用的等离子体源具有低于50瓦的射频功率；沉积第二掩模层于第一掩模层上，其中第二掩模层的沉积方法采用的等离子体源具有低于500瓦的射频功率；沉积光致抗蚀剂层于第二掩模层上；图案化光致抗蚀剂层、第二掩模层、第一掩模层、与底部抗反射涂层以形成第一掩模；以及采用第一掩模，自半导体鳍状物的第一部分选择性地移除目标层，且目标层保留于半导体鳍状物的第二部分上。

公开(公告)号：CN108122743A

公开(公告)日：2018-06-05

申请号：CN201710464039.2

申请日：2017-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧寒稊 ,  孙志鸿 ,  邱意为 ,  王冠程 ,  蔡释严 ,  陈致宇 ,  吴文成

IPC: H01L21/28 ,  H01L29/423

Abstract: 方法包括对第一层的部分实施注入以形成注入区域，并且去除第一层的未注入部分。在去除第一层的未注入部分之后，注入区域保留。之后，对第一层下面的第二层实施蚀刻，其中，注入区域用作蚀刻中的第一蚀刻掩模的部分。去除注入区域。使用第二层蚀刻金属掩模以形成图案化的掩模。之后，蚀刻层间电介质以形成接触开口，其中，图案化的掩模用作第二蚀刻掩模。本发明的实施例还涉及接触开口及其形成方法。