-
公开(公告)号：CN113380705A
公开(公告)日：2021-09-10
申请号：CN202011403467.2
申请日：2020-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及多层绝缘膜堆叠。一种用于形成半导体器件的方法，包括：在鳍之上形成栅极结构，其中，鳍突出高于衬底；在栅极结构中形成开口；沿着开口的侧壁和底部形成第一电介质层，其中，第一电介质层是非共形的，其中，第一电介质层在栅极结构的远离衬底的上表面附近具有第一厚度，并且在开口的底部附近具有第二厚度，其中，第一厚度大于第二厚度；以及在第一电介质层之上形成第二电介质层以填充开口，其中，第一电介质层由第一电介质材料形成，并且第二电介质层由与第一电介质材料不同的第二电介质材料形成。
-
公开(公告)号：CN113078110A
公开(公告)日：2021-07-06
申请号：CN202011190662.1
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 本公开涉及回流填充材料进行沟槽填充。一种方法，包括在基底结构上方形成第一突出鳍和第二突出鳍，其中，沟槽位于第一突出鳍和第二突出鳍之间，沉积延伸到沟槽中的沟槽填充材料，以及对沟槽填充材料执行激光器回流工艺。在回流工艺中，沟槽填充材料的温度高于沟槽填充材料的第一熔点，并且低于第一突出鳍和第二突出鳍的第二熔点。在激光器回流工艺之后，沟槽填充材料被凝固。该方法还包括对沟槽填充材料进行图案化，其中，沟槽填充材料的剩余部分形成栅极堆叠件的部分，以及在栅极堆叠件的一侧上形成源极/漏极区域。
-
公开(公告)号：CN113066756A
公开(公告)日：2021-07-02
申请号：CN202110022475.0
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本文中描述一种半导体元件的制造方法，即在沟槽之中形成介电材料的方法。在方法的实施例中，此方法包含将第一前驱物引入至介电层的沟槽中，使得部分的第一前驱物与介电层反应并附着在沟槽的侧壁上。此方法还包含部分地蚀刻在沟槽的侧壁上的部分的第一前驱物以暴露沟槽的侧壁的上部分。此方法还包含将第二前驱物引入至沟槽中，使得部分的第二前驱物与第一前驱物的其余部分反应，以在沟槽的底部形成介电材料。
-
公开(公告)号：CN108122770A
公开(公告)日：2018-06-05
申请号：CN201710729426.4
申请日：2017-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 制造半导体器件的方法包括在半导体鳍和栅极堆叠件上形成间隔件材料，其中，形成间隔件材料进一步包括使用原子层沉积以将第一材料沉积在半导体鳍上并且使用原子层沉积以将第二材料沉积在第一材料上，其中，第二材料与第一材料不同。从半导体鳍去除间隔件材料，其中，去除间隔件材料进一步包括将蚀刻改性剂注入至间隔件材料以形成改性的间隔件材料并且去除改性的间隔件材料。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN115274657A
公开(公告)日：2022-11-01
申请号：CN202210131715.5
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 半导体器件包括：第一晶体管，具有第一栅极堆叠件和位于第一栅极堆叠件的相对侧上的第一源极/漏极区域；第二晶体管，具有第二栅极堆叠件和位于第二栅极堆叠件的相对侧上的第二源极/漏极区域；以及栅极隔离结构，将第一栅极堆叠件与第二栅极堆叠件分隔开。栅极隔离结构包括沿第一栅极堆叠件和第二栅极堆叠件的侧壁具有变化的厚度的介电衬垫以及位于介电衬垫上方的介电填充材料，其中，介电填充材料包括接缝。本申请的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN109585294B
公开(公告)日：2022-03-08
申请号：CN201810917121.0
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 提供了FinFET器件及其形成方法。方法包括形成在隔离区域上方延伸的鳍。在鳍上方形成牺牲栅极。第一介电材料选择性地沉积在牺牲栅极的侧壁上以在牺牲栅极的侧壁上形成间隔件。使用牺牲栅极和间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中形成外延源极/漏极区。本发明的实施例还提供了半导体器件的形成方法。
-
公开(公告)号：CN109817717A
公开(公告)日：2019-05-28
申请号：CN201811257796.3
申请日：2018-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/78 , H01L21/762 , H01L21/336
Abstract: 一种半导体装置与其制作方法。在一实施例中，本发明提供半导体装置，其包括第一鳍状结构与第二鳍状结构，各自由基板延伸；第一栅极段位于第一鳍状结构上与第二栅极段位于第二鳍状结构上，且第一栅极段与第二栅极段沿着纵向方向对准；第一隔离结构位于沟槽中，且沟槽在上视图中沿着大致平行于第一鳍状结构与第二鳍状结构的方向，其中第一隔离结构分隔第一栅极段与第二栅极段；第一源极/漏极结构，位于第一鳍状结构上并与第一栅极段相邻；第二源极/漏极结构，位于第二鳍状结构上并与第二栅极段相邻；以及第二隔离结构，也位于沟槽中。第一源极/漏极结构与第二源极/漏极结构之间隔有第二隔离结构，且第二隔离结构的组成不同于第一隔离结构的组成。
-
公开(公告)号：CN109585294A
公开(公告)日：2019-04-05
申请号：CN201810917121.0
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 提供了FinFET器件及其形成方法。方法包括形成在隔离区域上方延伸的鳍。在鳍上方形成牺牲栅极。第一介电材料选择性地沉积在牺牲栅极的侧壁上以在牺牲栅极的侧壁上形成间隔件。使用牺牲栅极和间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中形成外延源极/漏极区。本发明的实施例还提供了半导体器件的形成方法。
-
公开(公告)号：CN113078110B
公开(公告)日：2025-05-06
申请号：CN202011190662.1
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及回流填充材料进行沟槽填充。一种方法，包括在基底结构上方形成第一突出鳍和第二突出鳍，其中，沟槽位于第一突出鳍和第二突出鳍之间，沉积延伸到沟槽中的沟槽填充材料，以及对沟槽填充材料执行激光器回流工艺。在回流工艺中，沟槽填充材料的温度高于沟槽填充材料的第一熔点，并且低于第一突出鳍和第二突出鳍的第二熔点。在激光器回流工艺之后，沟槽填充材料被凝固。该方法还包括对沟槽填充材料进行图案化，其中，沟槽填充材料的剩余部分形成栅极堆叠件的部分，以及在栅极堆叠件的一侧上形成源极/漏极区域。
-
公开(公告)号：CN113571519A
公开(公告)日：2021-10-29
申请号：CN202110386903.8
申请日：2021-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开涉及FinFET器件及其形成方法。提供了一种半导体器件及其形成方法。该半导体器件包括衬底，在衬底之上的第一隔离结构和第二隔离结构，在衬底之上并且在第一隔离结构与第二隔离结构之间的半导体鳍，以及延伸穿过半导体鳍并且在第一隔离结构与第二隔离结构之间的第三隔离结构。半导体鳍的顶表面高于第一隔离结构的顶表面和第二隔离结构的顶表面。第三隔离结构包括第一电介质材料和在第一电介质材料之上的第二电介质材料。第一电介质材料与第二电介质材料之间的界面低于第一隔离结构的顶表面和第二隔离结构的顶表面。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.027 seconds)
