公开(公告)号：CN103137542B

公开(公告)日：2017-03-01

申请号：CN201210027833.8

申请日：2012-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘禹伶 ,  彭治棠 ,  郑培仁 ,  连浩明 ,  李资良

IPC: H01L21/762

CPC classification number: H01L21/76237 ,  H01L21/02164 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481

Abstract: 一种方法包括：同时对第一材料的第一表面和第二材料的第二表面实施等离子体处理，其中，第一材料不同于第二材料。第三材料形成在第一材料的经处理的第一表面上以及第二材料的经处理的第二表面上。第一、第二和第三材料可以分别包括硬掩模、半导体材料和氧化物。本发明还提供了均匀浅沟槽隔离区域及其形成方法。

公开(公告)号：CN105047713A

公开(公告)日：2015-11-11

申请号：CN201510136532.2

申请日：2015-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡腾群 ,  王立廷 ,  林正堂 ,  陈德芳 ,  彭治棠 ,  王建勋 ,  林宏达

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/105 ,  B82Y10/00 ,  H01L21/265 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/0847 ,  H01L29/1041 ,  H01L29/1608 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/665 ,  H01L29/66553 ,  H01L29/66666 ,  H01L29/66977 ,  H01L29/7391 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明提供了一种隧道场效应晶体管及其制造方法。隧道场效应晶体管包括漏极区、与漏极区具有相反的导电类型的源极区、设置在漏极区和源极区之间的沟道区、设置在沟道区周围的金属栅极层、以及设置在金属栅极层和沟道区之间的高k介电层。

公开(公告)号：CN104037116A

公开(公告)日：2014-09-10

申请号：CN201310231141.X

申请日：2013-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭治棠 ,  黄泰钧 ,  连浩明 ,  李资良

IPC: H01L21/762 ,  H01L27/088

CPC classification number: H01L27/0886 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/10879 ,  H01L29/7831

Abstract: 隔离区域沟槽填充方法，通过可流动沉积工艺或其他沟槽填充沉积工艺，在半导体器件上方沉积第一介电材料，其中半导体器件包括具有多个第一鳍状件的第一FinFET和具有多个第二鳍状件的第二FinFET。方法进一步包括移除第一FinFET和第二FinFET间的第一介电材料，从而形成器件间间隙，在器件间间隙内沉积第二介电材料，并且在半导体器件上应用退火工艺。

公开(公告)号：CN103296085A

公开(公告)日：2013-09-11

申请号：CN201210568480.2

申请日：2012-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家维 ,  刘志方 ,  彭治棠 ,  黄泰钧 ,  陈嘉仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/3065 ,  H01L29/06 ,  H01L29/66795 ,  H01L29/7853

Abstract: 一种FinFET器件可以包括与第二半导体鳍横向相邻的第一半导体鳍。第一半导体鳍和第二半导体鳍可以具有用于使缺陷和变形最少的轮廓。第一半导体鳍包括上部和下部。第一半导体鳍的下部可以具有在底部比第一半导体鳍的上部更宽的扩口轮廓。第二半导体鳍的下部可以具有比第二半导体鳍的上部更宽、但是比第一半导体鳍的下部更小的扩口轮廓。

公开(公告)号：CN101320728A

公开(公告)日：2008-12-10

申请号：CN200710181797.X

申请日：2007-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁孟松 ,  李资良 ,  黄国泰 ,  陈昭成 ,  连浩明 ,  彭治棠

IPC: H01L27/02 ,  H01L27/088 ,  H01L27/12 ,  H01L29/78

CPC classification number: H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

Abstract: 一种半导体结构。在本发明的各实施例中，沟槽形成于基底中，其中至少部分沟槽填入介电材料。在一个实施例中，沟槽中填入介电层且进行平坦化步骤，以使介电层表面和基底表面等水平。之后，使介电材料的顶部表面凹陷至低于基底的顶部表面，沿着沟槽的凹陷部分的侧壁保留部分介电材料，或沿着侧壁移除介电材料，形成具有压应力或张应力的应力薄膜于介电材料的凹陷部分上方，应力薄膜可延伸至晶体管或其它半导体结构上方。

公开(公告)号：CN113571519A

公开(公告)日：2021-10-29

申请号：CN202110386903.8

申请日：2021-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢柏全 ,  黄泰钧 ,  彭治棠 ,  徐志安

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及FinFET器件及其形成方法。提供了一种半导体器件及其形成方法。该半导体器件包括衬底，在衬底之上的第一隔离结构和第二隔离结构，在衬底之上并且在第一隔离结构与第二隔离结构之间的半导体鳍，以及延伸穿过半导体鳍并且在第一隔离结构与第二隔离结构之间的第三隔离结构。半导体鳍的顶表面高于第一隔离结构的顶表面和第二隔离结构的顶表面。第三隔离结构包括第一电介质材料和在第一电介质材料之上的第二电介质材料。第一电介质材料与第二电介质材料之间的界面低于第一隔离结构的顶表面和第二隔离结构的顶表面。

公开(公告)号：CN113497119A

公开(公告)日：2021-10-12

申请号：CN202110326985.7

申请日：2021-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高琬贻 ,  萧宇正 ,  王俊尧 ,  彭治棠 ,  卢永诚 ,  徐志安

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/092

Abstract: 提供了半导体器件和制造方法。在实施方式中，沉积第一衬里以给第一半导体鳍与第二半导体鳍之间的凹部装衬里，所述第一衬里包含第一材料。所述第一衬里被退火以使所述第一材料转化为第二材料。沉积第二衬里以给所述凹部装衬里，所述第二衬里包含第三材料。所述第二衬里被退火以使所述第三材料转化为第四材料。

公开(公告)号：CN110277350A

公开(公告)日：2019-09-24

申请号：CN201810890248.8

申请日：2018-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余德伟 ,  陈建豪 ,  彭治棠 ,  王舒谊 ,  陈哲明

IPC: H01L21/8234

Abstract: 此处所披露的实施例总体而言涉及使用循环的沉积-蚀刻工艺在高深宽比的沟槽中形成栅极层。在一实施例中，提供一种半导体工艺方法。此方法包含执行第一沉积工艺以在基板上的部件的底面上以及沿着此部件的多个侧壁表面形成顺应性薄膜。此方法包含执行蚀刻工艺以移除此顺应性薄膜的一部分。此方法包含重复此第一沉积工艺及此蚀刻工艺以此顺应性薄膜填充此部件。此方法包含暴露此顺应性薄膜至紫外光。

公开(公告)号：CN109727869A

公开(公告)日：2019-05-07

申请号：CN201810272560.0

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈香谷 ,  鄞金木 ,  萧琮介 ,  庄家霖 ,  游力蓁 ,  陈殿豪 ,  王士玮 ,  余德伟 ,  陈建豪 ,  卢柏全 ,  李志鸿 ,  徐志安 ,  洪敏修 ,  黄鸿仪 ,  周俊诚 ,  庄英良 ,  黄彦钧 ,  彭治棠 ,  赵晟博 ,  陈燕铭

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/417

Abstract: 根据本公开一些实施例，提供半导体装置结构的制造方法。上述方法包含形成鳍结构于基底上。上述方法亦包含形成栅极结构于鳍结构上。上述方法还包含形成鳍间隙物于鳍结构的侧壁上，及形成栅极间隙物于栅极结构的侧壁上。此外，上述方法包含形成源/漏极结构于鳍结构上，及沉积虚置材料层以覆盖源/漏极结构。上述方法亦包含移除虚置材料层以露出源/漏极结构及鳍间隙物。上述方法还包含形成硅化物层于源/漏极结构及鳍间隙物上，且形成接触物于硅化物层上。虚置材料层包含锗、非晶硅或旋涂碳。

公开(公告)号：CN105280547B

公开(公告)日：2018-07-17

申请号：CN201410445247.4

申请日：2014-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡腾群 ,  王立廷 ,  陈德芳 ,  林正堂 ,  彭治棠 ,  王建勋 ,  陈炳宏 ,  林焕哲 ,  卢永诚

IPC: H01L21/762

CPC classification number: H01L21/762 ,  B82Y10/00 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/823842 ,  H01L21/823885 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775

Abstract: 根据示例性实施例，提供了形成隔离层的方法。该方法包括以下操作：提供衬底；在衬底上方提供具有第一层的垂直结构；在第一层上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质和第一层以形成与垂直结构的源极对应的隔离层。本发明还涉及形成隔离层的方法。