-
公开(公告)号：CN113206043B
公开(公告)日：2025-05-16
申请号：CN202011204985.1
申请日：2020-11-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。一种方法包括：形成从衬底延伸的鳍；沿鳍的相对侧壁形成第一隔离区域；在鳍之上形成栅极结构；在鳍中与栅极结构相邻地形成外延源极/漏极区域；在外延源极/漏极区域之上和栅极结构之上形成蚀刻停止层；在蚀刻停止层之上形成保护层，该保护层包括氮氧化硅；以及在保护层之上形成第二隔离材料，其中形成第二隔离材料降低了保护层的氮浓度。
-
公开(公告)号：CN115513141A
公开(公告)日：2022-12-23
申请号：CN202210970413.7
申请日：2022-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体装置及其形成方法，形成半导体装置的方法包含在第一纳米结构堆叠体和隔离区域上形成牺牲层。虚拟栅极结构形成于第一纳米结构堆叠体和牺牲层的第一部分之上。牺牲层的第二部分被移除，以曝露与虚拟栅极结构相邻的第一纳米结构堆叠体的侧壁。在虚拟栅极结构上形成间隙壁层。间隙壁层的第一部分直接接触第一纳米结构堆叠体。
-
公开(公告)号：CN114914198A
公开(公告)日：2022-08-16
申请号：CN202210060076.8
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本揭露有关于一种栅极间隙壁、其形成方法及半导体装置，栅极间隙壁的形成方法包含以下步骤。形成鳍部于基材上。虚设栅极结构横跨鳍部。间隙壁层沉积于虚设栅极结构上。间隙壁层具有在虚设栅极结构的孔洞内的第一部分，以及在虚设栅极结构的孔洞外的第二部分。间隙壁层的第二部分被处理成具有不同于间隙壁层的第一部分的材料组成，且然后被蚀刻以形成于虚设栅极结构侧壁上的栅极间隙壁。对虚设栅极结构进行蚀刻制程，以形成栅极沟槽于栅极间隙壁之间。蚀刻制程以快于蚀刻栅极间隙壁的蚀刻速率蚀刻间隙壁层的第一部分。栅极结构形成于栅极沟槽内。
-
公开(公告)号：CN110634799B
公开(公告)日：2022-04-08
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
-
Patent Agency Ranking
公开(公告)号：CN110634799A
公开(公告)日：2019-12-31
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
公开(公告)号：CN101304002B
公开(公告)日：2013-02-20
申请号：CN200710305919.1
申请日：2007-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76834 , H01L21/76822 , H01L21/76832 , H01L21/76883
Abstract: 本发明提供一种半导体元件的制造方法，包括提供具有铜区和非铜区的基底，将基底蚀刻除去来自铜区的任何铜氧化物，然后选择性地形成介电盖层在基底的铜区上方，使得基底的非铜区上方很少或无介电盖层形成。因此，本发明提出的半导体元件的制造方法可降低铜原子在经过一段时间或在半导体结构操作的期间从金属内连线迁移并造成元件失效的机率。
-
公开(公告)号：CN101345230B
公开(公告)日：2011-11-16
申请号：CN200710181420.4
申请日：2007-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/532 , H01L21/768
CPC classification number: H01L23/53238 , H01L21/76834 , H01L21/76846 , H01L21/76849 , H01L21/76862 , H01L21/76883 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种改善可靠度的集成电路结构，包括：半导体衬底；介电层于所述半导体衬底上；金属线于所述介电层中；预处理层于所述金属线上，其中所述预处理层包含硼；以及金属盖于所述预处理层上，其中所述金属盖包含钨，且所述预处理层与所述金属盖是由不同材料形成。本发明另提供此集成电路结构形成的方法。本发明的优点包括增加了对氧与氯的阻挡能力而改善了内连线结构的可靠度，且可减少盖层扩散进入下层铜线，因此降低了铜线的电阻。
-
公开(公告)号：CN101286494B
公开(公告)日：2010-07-21
申请号：CN200710148736.3
申请日：2007-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/532 , H01L21/768
CPC classification number: H01L21/76849 , H01L21/76856 , H01L21/76883
Abstract: 本发明提供一种半导体结构及其制造方法。该半导体结构，包括：一半导体衬底，一介电层设于该半导体衬底上，一导线设于该介电层中，以及一金属碳化物盖层设于该导线上方。该半导体结构的制造方法，包括：提供一半导体衬底，形成一介电层于该半导体衬底上，形成一导线于该介电层中，以及，形成一金属碳化物盖层于该导线上方。
-
公开(公告)号：CN100401502C
公开(公告)日：2008-07-09
申请号：CN200510109275.X
申请日：2005-10-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/552 , B01D53/9468 , B01D53/9472 , B01D2255/1021 , B01D2255/9022 , B01D2255/9035 , B01D2255/9155 , B01D2257/404 , B01D2257/502 , B01D2257/702 , B01J23/40 , B01J23/42 , B01J29/061 , B01J29/072 , B01J29/763 , B01J35/0006 , B01J35/04 , B01J37/024 , B01J37/0244 , B01J37/0246 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有紫外光保护层的半导体元件，具体为在一半导体基底上形成一种紫外光保护层，用来保护底部材料及电子元件，避免与紫外光反应或因照射而造成损害。紫外光保护层包括一杂质掺杂硅层，其中掺杂物包括氧、碳、氢及氮或上述元素的组合。紫外光保护层包括SiOC:H、SiON、SiN及SiCO:H或上述组合或以上述材料所形成的多层结构。本发明所述具有紫外光保护层的半导体元件，可保护下层的电子元件免于暴露在紫外光下而造成损害。
-
-
-
-
-
-
-
-
-
Search Results
97
records
(took 0.035 seconds)
