-
公开(公告)号：CN104051511A
公开(公告)日：2014-09-17
申请号：CN201310298850.X
申请日：2013-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L21/823418 , H01L21/823814 , H01L27/0629 , H01L27/088 , H01L27/092
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，制造半导体器件的方法包括提供工件，其包括n型场效应晶体管（N-FET）区、p型FET（P-FET）区以及设置在N-FET区和P-FET之上的绝缘材料。该方法包括对绝缘材料进行图案化以露出部分N-FET区和部分P-FET区，以及在N-FET区的露出部分和P-FET区的露出部分之上形成氧化物层。P-FET区上方的氧化物层被改变，并且金属层形成在部分N-FET区和P-FET区上方。工件被退火以在N-FET区上方形成金属-绝缘层-半导体（MIS）隧穿二极管以及在P-FET区上方形成硅化物或锗化物材料。
-
公开(公告)号：CN100373627C
公开(公告)日：2008-03-05
申请号：CN200610001625.5
申请日：2006-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/14 , H01L21/822
CPC classification number: H01L27/14685 , H01L27/1462 , H01L27/14625 , H01L27/14654
Abstract: 本发明提供一种形成在内层介电层(ILD)的导光图案层(light-directingfeature)，结合抗反射层(AR)，可同时有效增加量子效率与抗扰性，因此改善感光集成电路之光子表现的方法。其步骤包含形成多个光传感器单元在半导体基材上，接着，形成抗反射层在这些光传感器单元上，此抗反射层实质上不会使入射光产生反射，然后，形成内层介电层在此抗反射层之上，其中内层介电层包含形成在其开口的多个导光图案层，且这些导光图案层位于抗反射层上以及部分光传感器单元之上方。
-
公开(公告)号：CN103909474B
公开(公告)日：2017-09-26
申请号：CN201310084294.6
申请日：2013-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: B24B53/017
CPC classification number: B24B55/00 , B08B3/02 , B24B53/017
Abstract: 本发明提供了一种CMP站清洁系统和方法。一个实施例包括化学机械抛光CMP站，该CMP站包括用于覆盖CMP站不同部件的壳体单元。CMP站进一步包括浆料臂防护罩、浆料喷嘴、衬垫调节臂防护罩、压板防护罩、和载体头的不同表面；以及壳体单元的内部和垂直表面。将清洁液传送系统配置成作为定期向CMP站的不同表面配给清洁液。
-
公开(公告)号：CN106985058A
公开(公告)日：2017-07-28
申请号：CN201611009270.4
申请日：2016-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: B24B37/00
Abstract: 一种对于一晶片进行化学机械研磨的装置，包括一研磨头，其具有一固定环。研磨头被配置成将晶片保持在固定环内。固定环包括一第一环以及一第二环。第一环具有一第一硬度。第二环由第一环所环绕，其中第二环具有一第二硬度，小于第一硬度。
-
公开(公告)号：CN1877793A
公开(公告)日：2006-12-13
申请号：CN200510125717.X
申请日：2005-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L21/76829 , H01L21/3003 , H01L21/3105 , H01L21/3143 , H01L21/76828
Abstract: 本发明是提供一种降低半导体装置的漏电流的方法以及半导体装置，其中该方法包括提供一半导体基底，至少在该半导体基底上形成一元件，在该半导体基底上形成一第一介电层，使该第一介电层覆盖该元件，在该第一介电层上形成一含氢层，在该第一介电层以及该含氢层上形成一氮化硅层，以及将该含氢层中的氢原子导入该第一介电层中。本发明所述降低半导体装置的漏电流的方法以及半导体装置，可避免在氢形成气体回火步骤的过程中，氮化硅层阻挡到氢的渗透，可使氢原子可顺利到达例如金属间介电层之中，用以修复位于金属间介电层之中的悬键，因此可达到降低漏电流的效果。
-
公开(公告)号：CN109860052B
公开(公告)日：2024-11-15
申请号：CN201811234219.2
申请日：2018-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
Abstract: 一种鳍式场效晶体管装置的制造方法。在此鳍式场效晶体管装置的制造方法中，首先，蚀刻晶圆的半导体基材以形成至少一鳍。然后，形成绝缘结构于此至少一鳍的周围。接着，凹陷此至少一鳍。接下来，磊晶地成长磊晶通道结构于凹陷的此至少一鳍上。然后，除去绝缘结构的顶表面上的磊晶通道结构的部分。接着，在除去磊晶通道结构的前述部分后，进行非接触式清洗作业以清洗晶圆的顶表面。接下来，在除去磊晶通道结构的前述部分后，使用氟化氢清洗该晶圆的顶表面。然后，凹陷绝缘结构，以致于磊晶通道结构自凹陷的绝缘结构突伸。
-
公开(公告)号：CN104916583B
公开(公告)日：2018-04-20
申请号：CN201410239159.9
申请日：2014-05-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/31055 , H01L21/02282 , H01L21/28123 , H01L21/3086 , H01L21/31058 , H01L21/31116 , H01L21/31138 , H01L21/31144 , H01L21/32136 , H01L21/823821 , H01L21/845 , H01L29/0692 , H01L29/66545 , H01L29/66795
Abstract: 一种IC器件制造工艺实现了材料的平坦凹进，该材料初始在衬底上的高度变化。方法包括：形成底部抗反射涂层(BARC)，烘烤以在BARC中引发交联，CMP以去除BARC的第一部分并形成平坦表面，然后等离子体蚀刻以实现BARC的平坦凹进。等离子体蚀刻可以在BARC和凹进的材料之间具有低选择性，从而使BARC和材料同时凹进。去除特定高度之上的任何材料。可以保护基本上位于特定高度下方的结构不受污染并保持完整。当使用的磨料在CMP期间与BARC形成醚键时，该方法可以特别有效。本发明涉及用于平坦凹进或去除可变高度层的BARC辅助工艺。
-
公开(公告)号：CN104051511B
公开(公告)日：2017-03-01
申请号：CN201310298850.X
申请日：2013-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/772 , H01L21/335
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，制造半导体器件的方法包括提供工件，其包括n型场效应晶体管（N-FET）区、p型FET（P-FET）区以及设置在N-FET区和P-FET之上的绝缘材料。该方法包括对绝缘材料进行图案化以露出部分N-FET区和部分P-FET区，以及在N-FET区的露出部分和P-FET区的露出部分之上形成氧化物层。P-FET区上方的氧化物层被改变，并且金属层形成在部分N-FET区和P-FET区上方。工件被退火以在N-FET区上方形成金属-绝缘层-半导体（MIS）隧穿二极管以及在P-FET区上方形成硅化物或锗化物材料。
-
公开(公告)号：CN105017973A
公开(公告)日：2015-11-04
申请号：CN201410327603.2
申请日：2014-07-10
Applicant: 台湾积体电路制造股份有限公司
IPC: C09G1/18 , C09G1/02 , H01L21/304
CPC classification number: C09G1/14 , C09G1/02 , C09G1/04 , C09G1/18 , H01L21/0273 , H01L21/31055 , H01L21/31058 , H01L21/31133 , H01L21/30625
Abstract: 本发明提供了一种用于实施化学机械抛光(CMP)工艺的方法，该方法包括对衬底上的硬化的流体材料的表面应用CMP浆料溶液，该溶液包括用于改变硬化的流体材料的表面上的键结构的添加剂。该方法进一步包括使用抛光头抛光硬化的流体材料的表面。本发明还涉及用于硬化的流体材料的CMP浆料溶液。
