-
公开(公告)号：CN118712137A
公开(公告)日：2024-09-27
申请号：CN202410739927.0
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了半导体结构及其形成方法。示例性方法包括：在形成在源极/漏极沟槽的底部部分中的底部外延源极/漏极部件上方沉积接触蚀刻停止层(CESL)和层间介电(ILD)层；回蚀CESL和ILD层以暴露源极/漏极沟槽的顶部部分；实施等离子体增强原子层沉积工艺(PEALD)以在源极/漏极沟槽上方形成绝缘层，其中绝缘层包括非均匀的沉积厚度，并且包括与ILD层直接接触的第一部分以及沿源极/漏极沟槽的顶部部分的侧壁表面延伸的第二部分。方法也包括：去除绝缘层的第二部分；以及在绝缘层的第二部分上和源极/漏极沟槽中形成顶部外延源极/漏极部件。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN116682729A
公开(公告)日：2023-09-01
申请号：CN202310115760.6
申请日：2023-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , B82Y40/00
Abstract: 本公开的实施例提供一种形成半导体装置结构的方法。在一个实施例中，方法包括形成具有交替堆叠的第一半导体层与第二半导体层的鳍片结构，移除第二半导体层的边缘部分以在相邻第一半导体层之间形成空腔，在第一半导体层的侧壁上选择性地形成钝化层，在第二半导体层的侧壁上形成介电间隔物并填充于空腔中，其中钝化层暴露在外。方法亦包括移除钝化层，并形成磊晶源极/漏极特征，使得磊晶源极/漏极特征与第一半导体层及介电间隔物接触。
-
公开(公告)号：CN115483276A
公开(公告)日：2022-12-16
申请号：CN202210507552.6
申请日：2022-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本申请提供了纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法，包括：形成突出于衬底上方的鳍结构，其中该鳍结构包括鳍和位于鳍上方的层堆叠，该层堆叠包括第一半导体材料和第二半导体材料的交替层；在鳍结构上方形成第一伪栅极结构和第二伪栅极结构；在鳍结构中在第一伪栅极结构和第二伪栅极结构之间形成开口；通过执行注入工艺将鳍的暴露于开口的底部的上层转化为种子层；在开口的底部的种子层上方选择性地沉积电介质层；以及在第二半导体材料的被开口暴露的相对侧壁上选择性地生长源极/漏极材料。
-
公开(公告)号：CN100550316C
公开(公告)日：2009-10-14
申请号：CN200610150312.6
申请日：2006-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L21/76832 , H01L21/76843
Abstract: 本发明提供一种半导体结构的形成方法及半导体结构，包括：提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。本发明所述的半导体结构的形成方法及半导体结构，可使低介电常数介电层及其下层之间的附着力获得改善，并因此减少破裂及/或剥离的问题发生。
-
公开(公告)号：CN101241857A
公开(公告)日：2008-08-13
申请号：CN200810005454.2
申请日：2008-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/3105 , H01L23/532
CPC classification number: H01L21/7682 , H01L21/76829 , H01L21/76835 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种形成介电结构的方法以及半导体结构。形成介电结构的方法包含提供基材；沉积包含第一成孔剂的低介电系数介电层于基材上；沉积包含第二成孔剂的低介电系数帽盖层于低介电系数介电层上；以及同时熟化低介电系数介电层及低介电系数帽盖层，以移除第一及第二成孔剂，使产生第一孔隙度于低介电系数介电层中，及第二孔隙度于低介电系数帽盖层中。第二孔隙度优选地小于第一孔隙度。优选地，低介电系数介电层及低介电系数帽盖层包含一组共同的前趋物及成孔剂，且原位进行。
-
Patent Agency Ranking
公开(公告)号：CN100369234C
公开(公告)日：2008-02-13
申请号：CN200510115968.X
申请日：2005-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/31
CPC classification number: H01L21/76885 , H01L21/7682
Abstract: 本发明是关于一种形成半导体装置的方法，适用于形成具有极低介电常数介电材质的一半导体装置，包括下列步骤：依序施行一非等向性蚀刻以及一等向性蚀刻，大体移除形成于该半导体装置内相邻的多个内连物间的一第一介电层的全部，其中于施行该非等向性蚀刻时是利用该些内连物作为蚀刻掩膜；以及于相邻的该些内连物间的一空间内大体填入该极低介电常数介电材质。本发明所述的形成半导体装置的方法，可降低阻容延迟并减少寄生电容值。
-
公开(公告)号：CN1518091A
公开(公告)日：2004-08-04
申请号：CN200310103699.6
申请日：2003-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/5226 , H01L21/76807 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/7684 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种金属镶嵌的制造方法及其结构，此制造方法先于一基础层上方依序沉积一蚀刻终止层与一介电层，然后于介电层与蚀刻终止层中形成一开孔，再于介电层表面与开孔侧边及底部沉积一碳化硅层，最后于开孔中形成一金属层。本发明的碳化硅层可避免金属层扩散至介电层，从而降低漏电流，并能提高与半导体组件可靠度相关的时依性介电崩溃时间与改善偏压温度冲击性能。
-
公开(公告)号：CN116435359A
公开(公告)日：2023-07-14
申请号：CN202210845784.2
申请日：2022-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本公开总体涉及用于晶体管的隔离结构。根据本公开的半导体结构包括：基鳍，位于衬底之上；纳米结构的堆叠，直接设置在基鳍之上；栅极结构，围绕纳米结构的堆叠中的每一个；隔离特征，设置在衬底之上并与基鳍相邻；以及电介质鳍，直接设置在隔离特征上。电介质鳍包括底部、位于底部之上的中间层和位于中间层之上的顶层。底部包括外层和内层，内层通过外层与栅极结构和隔离特征间隔开。中间层与内层的顶表面和外层的顶表面直接接触。电介质鳍的顶层的介电常数大于中间层的介电常数。
-
公开(公告)号：CN100401502C
公开(公告)日：2008-07-09
申请号：CN200510109275.X
申请日：2005-10-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/552 , B01D53/9468 , B01D53/9472 , B01D2255/1021 , B01D2255/9022 , B01D2255/9035 , B01D2255/9155 , B01D2257/404 , B01D2257/502 , B01D2257/702 , B01J23/40 , B01J23/42 , B01J29/061 , B01J29/072 , B01J29/763 , B01J35/0006 , B01J35/04 , B01J37/024 , B01J37/0244 , B01J37/0246 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有紫外光保护层的半导体元件，具体为在一半导体基底上形成一种紫外光保护层，用来保护底部材料及电子元件，避免与紫外光反应或因照射而造成损害。紫外光保护层包括一杂质掺杂硅层，其中掺杂物包括氧、碳、氢及氮或上述元素的组合。紫外光保护层包括SiOC:H、SiON、SiN及SiCO:H或上述组合或以上述材料所形成的多层结构。本发明所述具有紫外光保护层的半导体元件，可保护下层的电子元件免于暴露在紫外光下而造成损害。
-
公开(公告)号：CN101064251A
公开(公告)日：2007-10-31
申请号：CN200610150312.6
申请日：2006-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L21/76832 , H01L21/76843
Abstract: 本发明提供一种半导体结构的形成方法及半导体结构，包括：提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。本发明所述的半导体结构的形成方法及半导体结构，可使低介电常数介电层及其下层之间的附着力获得改善，并因此减少破裂及/或剥离的问题发生。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.034 seconds)
