-
公开(公告)号：CN113517282B
公开(公告)日：2024-12-24
申请号：CN202110315286.2
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 器件包括器件层，该器件层包括第一晶体管、器件层正面上的第一互连结构和器件层背面上的第二互连结构。第二互连结构包括在器件层背面的第一介电材料、穿过第一介电材料延伸到第一晶体管的第一源极/漏极区的接触件，以及包括通过接触件电连接到第一源极/漏极区的第一导电线的第一导电层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113675195B
公开(公告)日：2024-10-18
申请号：CN202110180184.4
申请日：2021-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了包括形成在背侧互连结构中的空气间隔件的半导体器件及其形成方法。在实施例中，器件包括：第一晶体管结构；前侧互连结构，位于第一晶体管结构的前侧上；以及背侧互连结构，位于第一晶体管结构的背侧上，背侧互连结构包括：第一介电层，位于第一晶体管结构的背侧上；第一通孔，延伸穿过第一介电层，第一通孔电耦接至第一晶体管结构的源极/漏极区域；第一导线，电耦接至第一通孔；以及空气间隔件，在平行于第一介电层的背面的方向上与第一导线相邻。
-
公开(公告)号：CN113140545B
公开(公告)日：2024-02-06
申请号：CN202110280100.4
申请日：2021-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 公开了形成连接到长沟道半导体器件和短沟道半导体器件的源极/漏极区域的背侧通孔的方法以及由其形成的半导体器件。在实施例中，半导体器件包括：第一晶体管结构；与第一晶体管结构相邻的第二晶体管结构；位于第一晶体管结构和第二晶体管结构的前侧上的第一互连结构；和位于第一晶体管结构和第二晶体管结构的背侧上的第二互连结构，第二互连结构包括：位于所述第一晶体管结构的背侧上的第一介电层；位于第二晶体管结构的背侧上的第二介电层；延伸穿过第一介电层并电耦合到第一晶体管结构的第一源极/漏极区域的第一接触件；和延伸穿过第二介电层并电耦合到第二晶体管结构的第二源极/漏极区域域的第二接触件，第二接触件的第二长度小于所述第一接触件的第一长度。
-
公开(公告)号：CN114975239A
公开(公告)日：2022-08-30
申请号：CN202210322264.3
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L27/088
Abstract: 提供接点电阻降低的半导体装置。半导体装置包括基板，具有通道区与源极/漏极区；源极/漏极接点结构，位于源极/漏极区上；导电结构，位于源极/漏极接点结构上；层间介电层，围绕导电结构与源极/漏极接点结构；介电衬垫，位于层间介电层与导电结构之间；以及扩散阻障层，位于介电衬垫与导电结构之间。
-
公开(公告)号：CN113539962A
公开(公告)日：2021-10-22
申请号：CN202110545052.7
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种集成电路装置的制造方法，其包括提供两个结构于基板上方以及源极/漏极(source/drain；S/D)接触件于上述两个结构之间。两个结构各自包含栅极、两个栅极间隔物于栅极的两侧侧壁上、以及第一盖层于栅极与栅极间隔物上。此方法还包括凹蚀源极/漏极接触件以形成一沟槽，其中源极/漏极接触件的顶表面位于栅极间隔物的顶表面下方。此方法还包括沉积抑制剂层(inhibitor layer)于源极/漏极接触件上，抑制剂层不沉积于第一盖层的表面上与栅极间隔物的顶表面上；沉积衬层于第一盖层的顶表面与侧壁表面上以及暴露于沟槽中的栅极间隔物表面上，其中衬层至少不位于抑制剂层的中心部分；以及移除抑制剂层。
-
Patent Agency Ranking
公开(公告)号：CN113517280A
公开(公告)日：2021-10-19
申请号：CN202110008096.6
申请日：2021-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 器件包括：包含第一晶体管和第二晶体管的器件层；在器件层的前侧上的第一互连结构；以及在器件层的背侧上的第二互连结构。该第二互连结构包括：在器件层的背侧上的第一介电层，其中半导体材料设置在第一介电层和第一晶体管的第一源极/漏极区之间；延伸穿过第一介电层至第二晶体管的第二源极/漏极区的接触件；以及通过接触件电连接到第二晶体管的第二源极/漏极区的第一导电线。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380888A
公开(公告)日：2021-09-10
申请号：CN202110026126.6
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 方法包括：提供结构，该结构具有衬底、衬底上方的第一介电层、第一介电层上方并且连接第一源极/漏极(S/D)部件和第二S/D部件的一个或多个半导体沟道层、以及接合一个或多个半导体沟道层的栅极结构；从结构的背面蚀刻衬底以形成暴露第一S/D部件的第一沟槽和暴露第二S/D部件的第二沟槽；在第一沟槽中形成S/D接触件；蚀刻第一介电层的至少部分，使得S/D接触件的部分在结构的背面从第一介电层突出；以及在S/D接触件上方沉积密封层，其中，密封层覆盖栅极结构和密封层之间的气隙。本申请的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN113206147A
公开(公告)日：2021-08-03
申请号：CN202110226312.4
申请日：2021-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/06 , H01L27/088
Abstract: 本发明实施例涉及于一种集成芯片，其包含基板、第一接触层、与栅极电极。第一接触层位于基板上方，栅极电极位于基板上方且与第一接触层横向间隔。第一间隔物结构围绕第一接触层的最外侧壁，并将栅极结构与第一接触层分开。第一硬罩幕结构设置于第一接触层上方，并位于第一间隔物结构的多个部分之间。第一接触导孔延伸穿过第一硬罩幕结构并接触第一接触层。第一衬层直接设置于第一硬罩幕结构与第一间隔物结构之间。
-
公开(公告)号：CN113078152A
公开(公告)日：2021-07-06
申请号：CN202110060812.5
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L27/11 , H01L21/8244
Abstract: 半导体结构包括：金属栅极结构(MG)，形成在衬底上方；第一栅极间隔件，形成在MG的第一侧壁上；第二栅极间隔件，形成在MG的与第一侧壁相对的第二侧壁上，其中第二栅极间隔件比第一栅极间隔件短；源极/漏极(S/D)接触件(MD)，与MG相邻，其中MD的侧壁由第二栅极间隔件限定；以及接触部件，配置为将MG电连接至MD。本发明的实施例还涉及制造半导体结构的方法。
-
公开(公告)号：CN116631940A
公开(公告)日：2023-08-22
申请号：CN202310272193.5
申请日：2023-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48 , H01L23/482 , H01L21/336 , H01L29/78
Abstract: 本申请的实施例提供了半导体器件及其制造方法。在制造半导体器件的方法中，在衬底上方形成具有金属栅极结构、源极和漏极的场效应晶体管(FET)。设置在伪金属栅极结构之间的第一前侧接触件形成在隔离绝缘层上方。前侧布线层形成在第一前侧接触件上方。从衬底的背侧去除衬底的部分，从而暴露隔离绝缘层的底部。从隔离绝缘层的底部在隔离绝缘层中形成第一开口以暴露第一前侧接触件的底部。通过用导电材料填充第一开口以连接第一前侧接触件而形成第一背侧接触件。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.039 seconds)
