半导体结构、半导体器件及其形成方法

    公开(公告)号:CN118825021A

    公开(公告)日:2024-10-22

    申请号:CN202410836538.X

    申请日:2024-06-26

    Abstract: 本公开描述了具有与源极/漏极结构隔离的接触结构的半导体器件。该半导体结构包括栅极结构,位于衬底上;第一源极/漏极(S/D)结构和第二源极/漏极结构,位于所述栅极结构的相对侧上;隔离层,位于所述第二S/D结构上,第三S/D结构,与所述第二S/D结构相邻并且与所述第二S/D结构分隔开;以及S/D接触结构,位于所述隔离层和所述第三S/D结构上。所述隔离层将所述S/D接触结构与所述第二S/D结构分隔开。本公开的实施例还涉及半导体器件及其形成方法。

    半导体器件及其形成方法

    公开(公告)号:CN113675195B

    公开(公告)日:2024-10-18

    申请号:CN202110180184.4

    申请日:2021-02-08

    Abstract: 公开了包括形成在背侧互连结构中的空气间隔件的半导体器件及其形成方法。在实施例中,器件包括:第一晶体管结构;前侧互连结构,位于第一晶体管结构的前侧上;以及背侧互连结构,位于第一晶体管结构的背侧上,背侧互连结构包括:第一介电层,位于第一晶体管结构的背侧上;第一通孔,延伸穿过第一介电层,第一通孔电耦接至第一晶体管结构的源极/漏极区域;第一导线,电耦接至第一通孔;以及空气间隔件,在平行于第一介电层的背面的方向上与第一导线相邻。

    半导体结构及其形成方法
    5.
    发明公开

    公开(公告)号:CN118016661A

    公开(公告)日:2024-05-10

    申请号:CN202410075312.2

    申请日:2024-01-18

    Abstract: 一种形成半导体结构的方法包括:在半导体衬底的本体部分上方形成栅电极和第一源极/漏极区,形成切割金属栅极区以将栅电极分离成第一部分和第二部分,形成与第一源极/漏极区重叠并且电连接到第一源极/漏极区的源极/漏极接触插塞,形成与切割金属栅极区的部分重叠的第一接触轨,去除半导体衬底的本体部分,并且蚀刻切割金属栅极区以形成沟槽。第一接触轨的表面暴露于沟槽。在沟槽中形成通孔轨,并且通孔轨通过第一接触轨电连接到第一源极/漏极区。本申请的实施例还公开了一种半导体结构。

    半导体器件及其形成方法

    公开(公告)号:CN113140545B

    公开(公告)日:2024-02-06

    申请号:CN202110280100.4

    申请日:2021-03-16

    Abstract: 公开了形成连接到长沟道半导体器件和短沟道半导体器件的源极/漏极区域的背侧通孔的方法以及由其形成的半导体器件。在实施例中,半导体器件包括:第一晶体管结构;与第一晶体管结构相邻的第二晶体管结构;位于第一晶体管结构和第二晶体管结构的前侧上的第一互连结构;和位于第一晶体管结构和第二晶体管结构的背侧上的第二互连结构,第二互连结构包括:位于所述第一晶体管结构的背侧上的第一介电层;位于第二晶体管结构的背侧上的第二介电层;延伸穿过第一介电层并电耦合到第一晶体管结构的第一源极/漏极区域的第一接触件;和延伸穿过第二介电层并电耦合到第二晶体管结构的第二源极/漏极区域域的第二接触件,第二接触件的第二长度小于所述第一接触件的第一长度。

    半导体器件及其形成方法
    7.
    发明公开

    公开(公告)号:CN116581125A

    公开(公告)日:2023-08-11

    申请号:CN202310277291.8

    申请日:2023-03-21

    Abstract: 公开了具有空气间隔件结构的半导体器件及其形成方法。半导体器件包括衬底、设置在衬底上的纳米结构沟道区域、围绕纳米结构沟道区域的栅极结构、设置在栅极结构上的第一空气间隔件、设置在衬底上的源极/漏极(S/D)区域以及设置在S/D区域上的接触结构。接触结构包括设置在S/D区域上的硅化物层、设置在硅化物层上的导电层、沿导电层的侧壁设置的介电层以及沿阻挡层的侧壁设置的第二空气间隔件。

    集成电路
    9.
    发明公开

    公开(公告)号:CN115050741A

    公开(公告)日:2022-09-13

    申请号:CN202210386656.6

    申请日:2022-04-13

    Abstract: 一种集成电路,包括位于该集成电路的前侧的基板。第一全绕式栅极晶体管设置于该基板上。该第一全绕式栅极晶体管包括:包括至少一半导体纳米结构的通道区、配置于通道区两侧的源极/漏极区、以及栅极电极。浅沟槽隔离区自背侧延伸至集成电路。背侧栅极插塞自背侧延伸至集成电路且接触第一全绕式栅极晶体管的栅极电极。背侧栅极插塞于集成电路的背侧横向地接触浅沟槽隔离区。

Patent Agency Ranking