公开(公告)号：CN109727869A

公开(公告)日：2019-05-07

申请号：CN201810272560.0

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈香谷 ,  鄞金木 ,  萧琮介 ,  庄家霖 ,  游力蓁 ,  陈殿豪 ,  王士玮 ,  余德伟 ,  陈建豪 ,  卢柏全 ,  李志鸿 ,  徐志安 ,  洪敏修 ,  黄鸿仪 ,  周俊诚 ,  庄英良 ,  黄彦钧 ,  彭治棠 ,  赵晟博 ,  陈燕铭

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/417

Abstract: 根据本公开一些实施例，提供半导体装置结构的制造方法。上述方法包含形成鳍结构于基底上。上述方法亦包含形成栅极结构于鳍结构上。上述方法还包含形成鳍间隙物于鳍结构的侧壁上，及形成栅极间隙物于栅极结构的侧壁上。此外，上述方法包含形成源/漏极结构于鳍结构上，及沉积虚置材料层以覆盖源/漏极结构。上述方法亦包含移除虚置材料层以露出源/漏极结构及鳍间隙物。上述方法还包含形成硅化物层于源/漏极结构及鳍间隙物上，且形成接触物于硅化物层上。虚置材料层包含锗、非晶硅或旋涂碳。

公开(公告)号：CN1933162A

公开(公告)日：2007-03-21

申请号：CN200610103929.2

申请日：2006-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋弘政 ,  徐德训 ,  王士玮

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L29/7881 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明是有关于一种可程式化非挥发性记忆体装置及其形成方法，该方法与互补式金氧半导体(CMOS)逻辑装置制程相容，用以改善制程流程，该可程式化非挥发性记忆体装置包括一半导体基底主动区；一闸极介电层在该半导体基底主动区上；一浮接闸极电极在该闸极介电层上；一闸极间介电层在该浮接闸极电极上方；一控制闸极镶嵌电极延伸穿过一绝缘介电层且与闸极间介电层有电性沟通，该控制闸极镶嵌电极位于浮接闸极电极之上。

公开(公告)号：CN107170826A

公开(公告)日：2017-09-15

申请号：CN201611245999.1

申请日：2016-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  张家豪 ,  罗文呈

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L21/306

CPC classification number: H01L29/66795 ,  H01L21/3081 ,  H01L21/31144 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76865 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76897 ,  H01L29/785 ,  H01L21/306 ,  H01L29/42356

Abstract: 一种半导体装置结构的形成方法被提供。此方法包括形成目标层于基板上，并且形成籽晶层于目标层上。此方法包括形成硬掩模层于籽晶层上，其中硬掩模层包括开口，以暴露出籽晶层的一部分。此方法包括形成导电层于开口中，其中导电层选择性地沉积于籽晶层上。此方法包括利用导电层作为掩模，以蚀刻目标层的一部分。

公开(公告)号：CN101625893A

公开(公告)日：2010-01-13

申请号：CN200910000424.7

申请日：2009-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱怡欣 ,  王士玮

IPC: G11C16/02

CPC classification number: H01L27/11521 ,  H01L27/0207 ,  H01L27/11519 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种用于存储单元阵列且具有多带状接触孔配置的半导体器件，提供了和位线、控制栅极线、擦除栅极线、共源极线以及字线互连的存储单元的阵列。根据实施例的一个方面，带状接触孔通道在整个阵列上以n个位线间隔(n＞1)分隔开。所述带状接触孔通道包括带状接触孔单元，所述带状接触孔单元提供控制栅极线、擦除栅极线、共源极线及字线与它们各自的带之间的电性互连。

公开(公告)号：CN101055877A

公开(公告)日：2007-10-17

申请号：CN200710096160.0

申请日：2007-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣 ,  黄成铭 ,  谢章仁 ,  罗际兴 ,  喻中一 ,  许峰嘉 ,  杜友伦 ,  朱怡欣 ,  杨仁盛

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  H01L21/8247 ,  H01L21/84 ,  H01L21/82 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11573

Abstract: 本发明提供了一种半导体结构及其制造方法。首先，形成快闪存储单元的栅极堆叠在基板上，其中栅极堆叠的顶部包括覆盖层。接着，形成栅极，其至少有一部分位于覆盖层之上；以及，减少栅极位于覆盖层上至少一部分厚度。如此，可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。

公开(公告)号：CN100438046C

公开(公告)日：2008-11-26

申请号：CN200610075242.2

申请日：2006-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐德训 ,  宋弘政 ,  朱文定 ,  王士玮

IPC: H01L27/115

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11558

Abstract: 一种非易失性存储单元，包括半导体基板、浮动栅、第一电容、第二电容、第三电容以及晶体管。浮动栅设置于半导体基板上方。第一电容包括第一极板、浮动栅以及设置于第一极板与浮动栅之间的介电层。第二电容包括第二极板、浮动栅以及设置于第二极板与浮动栅之间的介电层。第三电容包括第三极板、浮动栅以及设置于第三极板与浮动栅之间的介电层。第一电容的第一极板包括设置于半导体基板中的第一掺杂区以及第二掺杂区。晶体管，包括设置于半导体基板上方的栅电极，以及大体与栅电极的侧边对齐的第一与第二源/漏极区，其中第二源/漏极区电性连接至第一电容的第一掺杂区。本发明的非易失性存储单元，具有降低的漏电流并且占有较少的芯片面积。

公开(公告)号：CN101625893B

公开(公告)日：2012-04-25

申请号：CN200910000424.7

申请日：2009-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱怡欣 ,  王士玮

IPC: G11C16/02

CPC classification number: H01L27/11521 ,  H01L27/0207 ,  H01L27/11519 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种用于存储单元阵列且具有多带状接触孔配置的半导体器件，提供了和位线、控制栅极线、擦除栅极线、共源极线以及字线互连的存储单元的阵列。根据实施例的一个方面，带状接触孔通道在整个阵列上以n个位线间隔(n＞1)分隔开。所述带状接触孔通道包括带状接触孔单元，所述带状接触孔单元提供控制栅极线、擦除栅极线、共源极线及字线与它们各自的带之间的电性互连。

公开(公告)号：CN101604694A

公开(公告)日：2009-12-16

申请号：CN200910008312.6

申请日：2009-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L29/42328 ,  H01L27/11521 ,  H01L29/7881 ,  H01L29/7885

Abstract: 本发明提供了一种多重晶体管元件及其操作与制造方法，该多重晶体管元件包括：一基板；一第一浮置栅堆叠物，位于该基板的上；一第二浮置栅堆叠物，位于该基板的上并耦接该第一浮置栅堆叠物；以及一第一有源区，位于该基板之内并耦接该第一浮置栅堆叠物与该第二浮置栅堆叠物。本发明通过未处于编程操作的另一多重晶体管元件进行读取操作可进一步地消除或减少起因于多重晶体管元件经热电子编程后所产生的电荷牵绊所造成的如临界电压(Vt)劣化的可靠度的劣化改变。

公开(公告)号：CN101604694B

公开(公告)日：2012-07-04

申请号：CN200910008312.6

申请日：2009-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L29/42328 ,  H01L27/11521 ,  H01L29/7881 ,  H01L29/7885

Abstract: 本发明提供了一种多重晶体管元件及其操作与制造方法，该多重晶体管元件包括：一基板；一第一浮置栅堆叠物，位于该基板的上；一第二浮置栅堆叠物，位于该基板的上并耦接该第一浮置栅堆叠物；以及一第一有源区，位于该基板之内并耦接该第一浮置栅堆叠物与该第二浮置栅堆叠物。本发明通过未处于编程操作的另一多重晶体管元件进行读取操作可进一步地消除或减少起因于多重晶体管元件经热电子编程后所产生的电荷牵绊所造成的如临界电压(Vt)劣化的可靠度的劣化改变。

公开(公告)号：CN100490158C

公开(公告)日：2009-05-20

申请号：CN200710096160.0

申请日：2007-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣 ,  黄成铭 ,  谢章仁 ,  罗际兴 ,  喻中一 ,  许峰嘉 ,  杜友伦 ,  朱怡欣 ,  杨仁盛

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  H01L21/8247 ,  H01L21/84 ,  H01L21/82 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11573

Abstract: 本发明提供了一种半导体结构及其制造方法。首先，形成快闪存储单元的栅极堆叠在基板上，其中栅极堆叠的顶部包括覆盖层。接着，形成栅极，其至少有一部分位于覆盖层之上；以及，减少栅极位于覆盖层上至少一部分厚度。如此，可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。