公开(公告)号：CN1770432A

公开(公告)日：2006-05-10

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN1855473A

公开(公告)日：2006-11-01

申请号：CN200610065350.1

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  纪冠守 ,  夏劲秋 ,  梁孟松

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/48 ,  H01L21/76804 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2224/45099

Abstract: 本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括：一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括：形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。

公开(公告)号：CN100401501C

公开(公告)日：2008-07-09

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN100378987C

公开(公告)日：2008-04-02

申请号：CN200610065350.1

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  纪冠守 ,  夏劲秋 ,  梁孟松

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/48 ,  H01L21/76804 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2224/45099

Abstract: 本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括：一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括：形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。