-
公开(公告)号：CN100401501C
公开(公告)日：2008-07-09
申请号：CN200510102676.2
申请日：2005-09-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/78 , B28D5/0011 , H01L21/76224 , H01L23/585 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。
-
公开(公告)号：CN100378987C
公开(公告)日：2008-04-02
申请号：CN200610065350.1
申请日：2006-03-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L24/48 , H01L21/76804 , H01L21/76826 , H01L21/76829 , H01L21/76834 , H01L23/53295 , H01L24/03 , H01L24/05 , H01L2224/04042 , H01L2224/05556 , H01L2224/05624 , H01L2224/48463 , H01L2924/00014 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01018 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/05042 , H01L2224/45099
Abstract: 本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括：一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括：形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。
-
公开(公告)号：CN1770432A
公开(公告)日：2006-05-10
申请号：CN200510102676.2
申请日：2005-09-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/78 , B28D5/0011 , H01L21/76224 , H01L23/585 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。
-
公开(公告)号：CN1574280A
公开(公告)日：2005-02-02
申请号：CN200310100539.6
申请日：2003-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/528 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 一种应用于半导体集成电路制成中内连线错误的改善图案。此内连线错误的改善图案是应用于金属层/介电层/金属层的结构，在其中一金属层的其它区域加上辅助图案，利用这些辅助物所造成的热应力梯度来集中金属层中的空缺，以防止用以连接两金属层的中介插塞底部产生孔洞。
-
公开(公告)号：CN1317757C
公开(公告)日：2007-05-23
申请号：CN200310100539.6
申请日：2003-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/528 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 一种应用于半导体集成电路制成中内连线错误的改善图案。此内连线错误的改善图案是应用于金属层/介电层/金属层的结构，在其中一金属层的其它区域加上辅助图案，利用这些辅助物所造成的热应力梯度来集中金属层中的空缺，以防止用以连接两金属层的中介插塞底部产生孔洞。
-
Patent Agency Ranking
公开(公告)号：CN1750249A
公开(公告)日：2006-03-22
申请号：CN200510075182.X
申请日：2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/52
CPC classification number: H01L21/7684
Abstract: 本发明提供一种集成电路中的半导体装置及其制造方法。在一半导体基底上形成一介电层，在该介电层中形成一开口，在该开口的内壁与该介电层上形成一阻障层，在该阻障层上沉积一导电层并填充该开口。然后，对该导电层进行一平坦化步骤，用以形成该内连线结构，且该内连线结构的顶部表面的边缘不低于该阻障层的顶部表面。本发明所述集成电路中的半导体装置及其制造方法，通过研磨速率的调整，可有助于避免内连线结构与阻障层界面间的孔洞的形成。此外，凸形内连线结构有助于在后续沉积覆盖层时产生更好的覆盖效果，进而提升凸形内连线结构元件的可靠度。
-
公开(公告)号：CN100358125C
公开(公告)日：2007-12-26
申请号：CN200510075182.X
申请日：2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/52
CPC classification number: H01L21/7684
Abstract: 本发明提供一种集成电路中的半导体装置及形成内连线结构的方法。在一半导体基底上形成一介电层，在该介电层中形成一开口，在该开口的内壁与该介电层上形成一阻障层，在该阻障层上沉积一导电层并填充该开口。然后，对该导电层进行一平坦化步骤，用以形成该内连线结构，且该内连线结构的顶部表面的边缘不低于该阻障层的顶部表面。本发明所述集成电路中的半导体装置及形成内连线结构的方法，通过研磨速率的调整，可有助于避免内连线结构与阻障层界面间的孔洞的形成。此外，凸形内连线结构有助于在后续沉积覆盖层时产生更好的覆盖效果，进而提升凸形内连线结构元件的可靠度。
-
公开(公告)号：CN1574334A
公开(公告)日：2005-02-02
申请号：CN200410042978.0
申请日：2004-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L23/532 , H01L21/768
CPC classification number: H01L23/5329 , H01L21/76804 , H01L21/76807 , H01L21/76829 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路与其形成方法与电子组件，该方法为一种多层金属内导线制程，藉使用第一极低介电常数材料于较低层金属层中、第二极低介电常数材料于中间层金属层中与低介电常数材料于上层金属层中，以提供良好的电性与机械性。
-
公开(公告)号：CN100530582C
公开(公告)日：2009-08-19
申请号：CN200710108185.8
申请日：2007-05-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/485
CPC classification number: H01L24/05 , H01L24/03 , H01L24/48 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05095 , H01L2224/05096 , H01L2224/05571 , H01L2224/05624 , H01L2224/05647 , H01L2224/05666 , H01L2224/48463 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01082 , H01L2924/14 , H01L2224/05552 , H01L2224/45099
Abstract: 本发明提供一种半导体装置及其形成方法，该形成方法包括：提供基底，该基底上方具有介电层；在该介电层中形成多个内连线结构，所述多个内连线结构堆叠而成，各个内连线结构包括导电层及插塞层，该导电层连接该插塞层；在所述多个内连线结构上方形成连接垫结构，该连接垫结构具有凸块预定区；以及在至少一插塞层中形成裂缝停止物，该裂缝停止物沿着该凸块预定区的投影区域的边缘形成。本发明可克服现有技术的连接垫结构中易产生裂缝等缺点，且可改善制造工艺。
-
公开(公告)号：CN101097875A
公开(公告)日：2008-01-02
申请号：CN200710108185.8
申请日：2007-05-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/485
CPC classification number: H01L24/05 , H01L24/03 , H01L24/48 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05095 , H01L2224/05096 , H01L2224/05571 , H01L2224/05624 , H01L2224/05647 , H01L2224/05666 , H01L2224/48463 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01082 , H01L2924/14 , H01L2224/05552 , H01L2224/45099
Abstract: 本发明提供一种半导体装置及其形成方法，该形成方法包括：提供基底，该基底上方具有介电层；在该介电层中形成多个内连线结构，所述多个内连线结构堆叠而成，各个内连线结构包括导电层及插塞层，该导电层连接该插塞层；在所述多个内连线结构上方形成连接垫结构，该连接垫结构具有凸块预定区；以及在至少一插塞层中形成裂缝停止物，该裂缝停止物沿着该凸块预定区的投影区域的边缘形成。本发明可克服现有技术的连接垫结构中易产生裂缝等缺点，且可改善制造工艺。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
