公开(公告)号：CN107039376A

公开(公告)日：2017-08-11

申请号：CN201611195995.7

申请日：2016-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄义钧 ,  姚志翔 ,  郑价言

IPC: H01L23/485

CPC classification number: H01L21/76232 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76883 ,  H01L21/76885 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53223 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53252 ,  H01L23/5329 ,  H01L23/485

Abstract: 在用于制造半导体器件的方法中，在衬底上方形成第一介电层。在第一介电层中形成第一组凹槽。在第一组凹槽中形成金属层。从第一组凹槽中的金属层形成一组金属布线。在第一介电层中形成第二组凹槽。在该组金属布线上方和第二组凹槽中形成第二介电层。在第一介电层和第二介电层中形成第三组凹槽。在金属布线上方和第三组凹槽中形成第三介电层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN101246873A

公开(公告)日：2008-08-20

申请号：CN200710128653.8

申请日：2007-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶震南 ,  姚志翔 ,  万文恺 ,  郑价言

IPC: H01L23/522

CPC classification number: H01L23/485 ,  H01L21/76808 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路的结构，其包括：半导体基底；金属化层，在该半导体基底上方；第一介电层，在该半导体基底与该金属化层之间；第二介电层，在该半导体基底与该金属化层之间，其中该第二介电层在该第一介电层上方；以及接触插塞，其具有上部及下部，该上部在该第二介电层中，该下部在该第一介电层中，其中该接触插塞电连接该金属化层中的金属线，且在该上部与该下部之间的界面，该接触插塞是不连续的。本发明可以有效地解决接触插塞与较高的深宽比有关的问题，并可以降低寄生电容。

公开(公告)号：CN100401501C

公开(公告)日：2008-07-09

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN100378987C

公开(公告)日：2008-04-02

申请号：CN200610065350.1

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  纪冠守 ,  夏劲秋 ,  梁孟松

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/48 ,  H01L21/76804 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2224/45099

Abstract: 本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括：一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括：形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。

公开(公告)号：CN1770437A

公开(公告)日：2006-05-10

申请号：CN200510073527.8

申请日：2005-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  万文恺

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/28 ,  H01L21/44 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05076 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48799 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01077 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层的金属层或该接合垫层的杨氏模数、硬度、强度或坚韧度。为改善粘合与接合的强度，可将应力缓冲层的底部修改为各种不同形式，如嵌于保护层的环状、网状或连锁栅格结构，在应力缓冲层中可以有多个孔洞，其由接合垫层将之填满。本发明所述接合垫结构，提供较佳的机械完整性。可避免应力造成的失效与接垫剥离的问题，而大大增加接合的可靠度。

公开(公告)号：CN119447025A

公开(公告)日：2025-02-14

申请号：CN202411058433.2

申请日：2024-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林昭仪 ,  刘国俨 ,  姚志翔

IPC: H01L21/768

Abstract: 本申请的实施例公开了一种制造半导体结构的方法，该方法包括从晶圆的第一布局中找出第一多个穿硅通孔，以及从第一多个穿硅通孔中找出第二多个穿硅通孔。第二多个穿硅通孔并联连接。将第二多个穿硅通孔合并为大穿硅通孔以产生晶圆的第二布局。

公开(公告)号：CN106057772A

公开(公告)日：2016-10-26

申请号：CN201510610880.9

申请日：2015-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄义钧 ,  姚志翔 ,  郑价言 ,  江文铨 ,  黄瀛文

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76801 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/7682 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53257 ,  H01L23/53295

Abstract: 本发明提供了一种示例性半导体器件，包括：第一导电部件，位于介电层中；以及第二导电部件，位于介电层上方并电连接至第一导电部件。第二导电部件包括双镶嵌结构，并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；和底部，位于第二导电部件的通孔部分中。底部包括与顶部不同的导电材料，并且底部的厚度至少为第二导电部件的通孔部分的总厚度的大约百分之二十。本发明还提供了一种用于形成半导体器件的方法。

公开(公告)号：CN100517668C

公开(公告)日：2009-07-22

申请号：CN200510073527.8

申请日：2005-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  万文恺

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/28 ,  H01L21/44 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05076 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48799 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01077 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层的金属层或该接合垫层的杨氏模数、硬度、强度或坚韧度。为改善粘合与接合的强度，可将应力缓冲层的底部修改为各种不同形式，如嵌于保护层的环状、网状或连锁栅格结构，在应力缓冲层中可以有多个孔洞，其由接合垫层将之填满。本发明所述接合垫结构，提供较佳的机械完整性。可避免应力造成的失效与接垫剥离的问题，而大大增加接合的可靠度。

公开(公告)号：CN1619805A

公开(公告)日：2005-05-25

申请号：CN200410055106.8

申请日：2004-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  谢静华

IPC: H01L23/50 ,  H01L23/52 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13099 ,  H01L2224/45124 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明是提供一种覆晶封装的焊垫。其中该焊垫适用于集成电路芯片且设置于集成电路芯片的边角或全部表面。在此，该焊垫具有多个沟槽于其上，且该沟槽的延伸方向大抵正交于芯片中心的放射方向。

公开(公告)号：CN1574334A

公开(公告)日：2005-02-02

申请号：CN200410042978.0

申请日：2004-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  林纲正 ,  夏劲秋 ,  梁孟松

IPC: H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/76829 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路与其形成方法与电子组件，该方法为一种多层金属内导线制程，藉使用第一极低介电常数材料于较低层金属层中、第二极低介电常数材料于中间层金属层中与低介电常数材料于上层金属层中，以提供良好的电性与机械性。