公开(公告)号：CN106057772B

公开(公告)日：2018-11-30

申请号：CN201510610880.9

申请日：2015-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄义钧 ,  姚志翔 ,  郑价言 ,  江文铨 ,  黄瀛文

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76801 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/7682 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53257 ,  H01L23/53295

Abstract: 本发明提供了一种示例性半导体器件，包括：第一导电部件，位于介电层中；以及第二导电部件，位于介电层上方并电连接至第一导电部件。第二导电部件包括双镶嵌结构，并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；和底部，位于第二导电部件的通孔部分中。底部包括与顶部不同的导电材料，并且底部的厚度至少为第二导电部件的通孔部分的总厚度的大约百分之二十。本发明还提供了一种用于形成半导体器件的方法。

公开(公告)号：CN102468180A

公开(公告)日：2012-05-23

申请号：CN201110241601.8

申请日：2011-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何建志 ,  赵治平 ,  曾华洲 ,  陈俊宏 ,  苏嘉祎 ,  亚历克斯·卡尔尼茨基 ,  郑价言 ,  庄学理

IPC: H01L21/336 ,  H01L21/8238 ,  H01L21/768 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L23/481 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76895 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: 一种形成集成电路结构的方法，包括：在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方，且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方，并被附加ILD层围绕。

公开(公告)号：CN101246873B

公开(公告)日：2011-10-26

申请号：CN200710128653.8

申请日：2007-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶震南 ,  姚志翔 ,  万文恺 ,  郑价言

IPC: H01L23/522

CPC classification number: H01L23/485 ,  H01L21/76808 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路的结构，其包括：半导体基底；半导体装置，在该半导体基底的表面；金属化层，在该半导体基底上方，其中一接触插塞接触该半导体装置及该金属化层；第一介电层，在该半导体基底与该金属化层之间；第二介电层，在该半导体基底与该金属化层之间，其中该第二介电层在该第一介电层上方；以及该接触插塞，其具有上部及下部，该上部在该第二介电层中，该下部在该第一介电层中，其中该接触插塞电连接该金属化层中的金属线，且在该上部与该下部之间的界面，该接触插塞是不连续的。本发明可以有效地解决接触插塞与较高的深宽比有关的问题，并可以降低寄生电容。

公开(公告)号：CN107039376A

公开(公告)日：2017-08-11

申请号：CN201611195995.7

申请日：2016-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄义钧 ,  姚志翔 ,  郑价言

IPC: H01L23/485

CPC classification number: H01L21/76232 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76883 ,  H01L21/76885 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53223 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53252 ,  H01L23/5329 ,  H01L23/485

Abstract: 在用于制造半导体器件的方法中，在衬底上方形成第一介电层。在第一介电层中形成第一组凹槽。在第一组凹槽中形成金属层。从第一组凹槽中的金属层形成一组金属布线。在第一介电层中形成第二组凹槽。在该组金属布线上方和第二组凹槽中形成第二介电层。在第一介电层和第二介电层中形成第三组凹槽。在金属布线上方和第三组凹槽中形成第三介电层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN106952869A

公开(公告)日：2017-07-14

申请号：CN201611219689.2

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/522 ,  H01L21/762

Abstract: 本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。

公开(公告)号：CN102456665B

公开(公告)日：2016-06-08

申请号：CN201110312112.7

申请日：2011-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 华伟君 ,  张家龙 ,  陈俊宏 ,  赵治平 ,  郑价言 ,  曾华洲

IPC: H01L23/528 ,  H01L27/08 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01G4/005 ,  H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  Y10T29/43 ,  H01L2924/00

Abstract: 用于金属-氧化物-金属电容器的保护结构，一种电容器结构包括第一组电极、第二组电极以及多个线插头。第一组电极具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开。第二组电极具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开。多个线插头将第二组电极连接到第一组电极。

公开(公告)号：CN101814491B

公开(公告)日：2011-10-12

申请号：CN201010121640.X

申请日：2010-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴显扬 ,  郑价言 ,  龚威菖

IPC: H01L27/02 ,  H01L23/525

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种集成电路与其系统，包含位于衬底上方的熔丝(Fuse)。该熔丝具有第一端、第二端和位于第一端与第二端间的中间部分。第一虚设图案(Dummy Pattern)被设置相邻于熔丝的中间部分的每一侧，其中该第一虚设图案包含二第一线条，该些第一线条是平行于该熔丝的该中间部分，该些第一线条间具有相邻于该熔丝的该中间部分的一第一空隙，当该熔丝被熔化时，熔融的熔丝材料会迁移至该些第一线条其中至少一者，而该第一空隙能将该些第一线条隔离，以保持电流路径为开路。

公开(公告)号：CN101246873A

公开(公告)日：2008-08-20

申请号：CN200710128653.8

申请日：2007-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶震南 ,  姚志翔 ,  万文恺 ,  郑价言

IPC: H01L23/522

CPC classification number: H01L23/485 ,  H01L21/76808 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路的结构，其包括：半导体基底；金属化层，在该半导体基底上方；第一介电层，在该半导体基底与该金属化层之间；第二介电层，在该半导体基底与该金属化层之间，其中该第二介电层在该第一介电层上方；以及接触插塞，其具有上部及下部，该上部在该第二介电层中，该下部在该第一介电层中，其中该接触插塞电连接该金属化层中的金属线，且在该上部与该下部之间的界面，该接触插塞是不连续的。本发明可以有效地解决接触插塞与较高的深宽比有关的问题，并可以降低寄生电容。

公开(公告)号：CN105870102B

公开(公告)日：2018-09-25

申请号：CN201510027762.5

申请日：2015-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭泰彥 ,  吴佳典 ,  郑价言

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明提供了半导体器件的结构和形成方法。该半导体器件包括半导体衬底和位于半导体衬底上方的第一导电部件。该半导体器件也包括位于半导体衬底上方并且围绕第一导电部件的第一介电层。该半导体器件还包括位于第一导电部件上方的第二导电部件，并且第二导电部件延伸到第一导电部件内。此外，该半导体器件包括位于第一介电层上方并且围绕第二导电部件的第二介电层。本发明还涉及镶嵌结构的结构和形成方法。

公开(公告)号：CN106057772A

公开(公告)日：2016-10-26

申请号：CN201510610880.9

申请日：2015-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄义钧 ,  姚志翔 ,  郑价言 ,  江文铨 ,  黄瀛文

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76801 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/7682 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53257 ,  H01L23/53295

Abstract: 本发明提供了一种示例性半导体器件，包括：第一导电部件，位于介电层中；以及第二导电部件，位于介电层上方并电连接至第一导电部件。第二导电部件包括双镶嵌结构，并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；和底部，位于第二导电部件的通孔部分中。底部包括与顶部不同的导电材料，并且底部的厚度至少为第二导电部件的通孔部分的总厚度的大约百分之二十。本发明还提供了一种用于形成半导体器件的方法。