-
公开(公告)号:CN106887402A
公开(公告)日:2017-06-23
申请号:CN201611084056.5
申请日:2011-08-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8238 , H01L21/8234 , H01L29/51 , H01L21/336
CPC classification number: H01L23/481 , H01L21/76802 , H01L21/76816 , H01L21/76895 , H01L21/823425 , H01L21/823475 , H01L21/823842 , H01L21/823871 , H01L27/088 , H01L29/0653 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66545
Abstract: 一种形成集成电路结构的方法,包括:在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方,且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方,并被附加ILD层围绕。
-
公开(公告)号:CN107437559A
公开(公告)日:2017-12-05
申请号:CN201710333810.2
申请日:2017-05-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/7835 , H01L21/28035 , H01L21/28132 , H01L21/32133 , H01L29/0847 , H01L29/42376 , H01L29/4916 , H01L29/6656 , H01L29/66659 , H01L29/66795 , H01L29/785 , H01L29/7851 , H01L29/78
Abstract: 本发明实施例涉及一种半导体结构及用于形成半导体结构的方法。有源半导体区域安置于衬底中。栅极形成于所述衬底上方。晶体管的源极区域及漏极区域形成于所述有源半导体区域中在所述栅极的对置侧上。所述漏极区域具有第一宽度,且所述源极区域具有不等于所述第一宽度的第二宽度。
-
公开(公告)号:CN102468180A
公开(公告)日:2012-05-23
申请号:CN201110241601.8
申请日:2011-08-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8238 , H01L21/768 , H01L29/78 , H01L27/092
CPC classification number: H01L23/481 , H01L21/76802 , H01L21/76816 , H01L21/76895 , H01L21/823425 , H01L21/823475 , H01L21/823842 , H01L21/823871 , H01L27/088 , H01L29/0653 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66545
Abstract: 一种形成集成电路结构的方法,包括:在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方,且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方,并被附加ILD层围绕。
-
-