公开(公告)号：CN106601753A

公开(公告)日：2017-04-26

申请号：CN201610786074.1

申请日：2016-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑国裕 ,  赵治平 ,  蔡冠智 ,  陈世雄 ,  蔡维恭

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/683

Abstract: 本发明的一些实施例涉及一种半导体器件。半导体器件包括衬底，衬底包括设置在绝缘层上方的硅层。衬底包括晶体管器件区域和射频(RF)区域。互连结构设置在衬底上方并且包括设置在介电结构内的多个金属层。处理衬底设置在互连结构的上表面上方。捕获层使互连结构与处理衬底分离。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN102456665B

公开(公告)日：2016-06-08

申请号：CN201110312112.7

申请日：2011-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 华伟君 ,  张家龙 ,  陈俊宏 ,  赵治平 ,  郑价言 ,  曾华洲

IPC: H01L23/528 ,  H01L27/08 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01G4/005 ,  H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  Y10T29/43 ,  H01L2924/00

Abstract: 用于金属-氧化物-金属电容器的保护结构，一种电容器结构包括第一组电极、第二组电极以及多个线插头。第一组电极具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开。第二组电极具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开。多个线插头将第二组电极连接到第一组电极。

公开(公告)号：CN102157450B

公开(公告)日：2015-11-25

申请号：CN201010254693.9

申请日：2010-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  夏兴国 ,  林浩勋 ,  赵治平 ,  苏钦豪 ,  郑锡圭

IPC: H01L21/8249 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522

CPC classification number: H01L27/0623 ,  H01L21/28518 ,  H01L21/8249 ,  H01L29/45

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供一基板，于基板上形成第一类型晶体管和第二类型晶体管。遮蔽第一类型晶体管，且于第二类型晶体管上形成第一硅化物区域。遮蔽第二类型晶体管，且于第一类型晶体管上形成第二硅化物区域，第二硅化物具有不同于第一硅化物的至少一特性，因而允许在各别元件上形成特定的硅化物区域。当工艺成本保持在一最小值时，允许较大最佳化和工艺控制。

公开(公告)号：CN102194815A

公开(公告)日：2011-09-21

申请号：CN201010293536.9

申请日：2010-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 薛福隆 ,  赵治平 ,  周淳朴 ,  彭永州 ,  庄学理 ,  宋国栋

IPC: H01L27/02 ,  H01L27/088 ,  G06F17/50

CPC classification number: G06F17/5068 ,  G06F17/50 ,  G06F17/5009 ,  H01L27/088 ,  H01L27/0922

Abstract: 本发明揭露一种金属氧化物半导体组件及其制作方法，该金属氧化物半导体(MOS)组件包含具有第一与第二接触的有源区。第一与第二栅极位于第一与第二接触之间。第一栅极邻设于第一接触，且具有第三接触。第二栅极邻设于第二接触，且具有与第三接触耦合的第四接触。为有源区与第一栅极所定义出的晶体管具有第一临界电压，而为有源区与第二栅极所定义出的晶体管具有第二临界电压。

公开(公告)号：CN101320681B

公开(公告)日：2011-01-19

申请号：CN200710165144.2

申请日：2007-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊杰 ,  黄崎峰 ,  陈俊宏 ,  赵治平 ,  陈冠中

IPC: H01L21/02 ,  H01L21/336 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/84

CPC classification number: H01L27/0629 ,  H01L29/7833

Abstract: 本发明涉及一种半导体结构的制造方法，包括：在一基材的一晶体管区与一电容器区中形成一介电层；在该介电层上形成一导电层；形成一光刻层以覆盖该导电层位于该晶体管区中的一第一区，并暴露出该导电层位于该电容器区中的一第二区；注入掺杂质以穿过未被该光刻层覆盖的位于该电容器区中的该第二区的该介电层和该导电层，以在该电容器区中形成一底部电极；以及图案化该介电层和该导电层以在该电容器区中形成一上方电极和一电容器介电层，并在该晶体管区中形成一栅极和一栅介电层。

公开(公告)号：CN100530694C

公开(公告)日：2009-08-19

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；单一轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该单一轻掺杂漏/源极区域及该深源/漏极区域的单一嵌入区域。该单一嵌入区域为第一导电类型，该单一轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。

公开(公告)号：CN101174623A

公开(公告)日：2008-05-07

申请号：CN200710153396.3

申请日：2007-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家逸 ,  张家龙 ,  赵治平

IPC: H01L27/02 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L27/0805 ,  H01G4/38 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路装置与电容器对，该集成电路装置包括电容器阵列，其具有排列成行与列的单位电容器，其中每个单位电容器由两电性绝缘的电容板组成。单位电容器具有至少一第一单位电容器，位于电容器阵列的每一列与每一行中，至少一第一单位电容器彼此互相电性连接，其中电容器阵列的每一行如同其它行与列，具有相同数量的至少一第一单位电容器，并且其中电容器阵列的每一列如同其它列与行，具有相同数量的至少一第一单位电容器。单位电容器还具有至少一第二单位电容器，位于上述电容器阵列的每一列与每一行中，其中至少一第二单位电容器彼此互相电性连接且平均分布于电容器阵列中。

公开(公告)号：CN1819194A

公开(公告)日：2006-08-16

申请号：CN200510087360.0

申请日：2005-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈岳猷 ,  张家龙 ,  赵治平 ,  陈俊宏

IPC: H01L27/02

CPC classification number: H01L23/5223 ,  H01L23/5225 ,  H01L27/0805 ,  H01L27/0808 ,  H01L28/40 ,  H01L29/93 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种电容元件，可于一集成电路的相同布局区域中，选择性结合金属－绝缘层－金属(MIM)、金属－氧化层－金属(MOM)和变容二极管区域，两或多种电容区域形式，被垂直安排于一基板上用以形成一电容元件，此可在不占据额外布局区域的情况下，增加此电容元件每单位的电容值。

公开(公告)号：CN102468180A

公开(公告)日：2012-05-23

申请号：CN201110241601.8

申请日：2011-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何建志 ,  赵治平 ,  曾华洲 ,  陈俊宏 ,  苏嘉祎 ,  亚历克斯·卡尔尼茨基 ,  郑价言 ,  庄学理

IPC: H01L21/336 ,  H01L21/8238 ,  H01L21/768 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L23/481 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76895 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: 一种形成集成电路结构的方法，包括：在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方，且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方，并被附加ILD层围绕。

公开(公告)号：CN102299054A

公开(公告)日：2011-12-28

申请号：CN201010578005.4

申请日：2010-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张立文 ,  叶德强 ,  喻中一 ,  匡训冲 ,  曾华洲 ,  赵治平 ,  刘铭棋 ,  曾元泰

IPC: H01L21/02

CPC classification number: H01L28/20 ,  H01L28/24

Abstract: 本发明公开了制造集成电路器件(如薄膜电阻器)的方法。示例性方法包括提供半导体基板；在所述半导体基板的上方形成电阻层；在所述电阻层的上方形成硬掩膜层，其中所述硬掩膜层包括处于所述电阻层上方的阻挡层以及处于所述阻挡层上方的介电层；以及在所述硬掩膜层中形成开口以暴露所述电阻层的一部分。