公开(公告)号：CN115497922A

公开(公告)日：2022-12-20

申请号：CN202210132799.4

申请日：2022-02-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐鸿文 ,  卢玠甫 ,  张立文

IPC: H01L23/64 ,  H01L23/522

Abstract: 本公开的各种实施例针对集成芯片(IC)。集成芯片包括衬底。电阻器上覆在衬底上。电阻器包括上覆在衬底上的电阻结构。电阻器还包括上覆并电耦合到电阻结构的导电接点。顶盖结构设置在导电接点上方，其中顶盖结构在导电接点的上表面上方横向延伸并沿导电接点的第一侧壁垂直延伸，使得顶盖结构的下表面设置在导电接点的下表面下方。

公开(公告)号：CN102347329B

公开(公告)日：2014-12-17

申请号：CN201010559549.6

申请日：2010-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  张立文 ,  曾华洲 ,  赵治平

IPC: H01L27/082 ,  H01L21/8228 ,  H01L21/20

CPC classification number: H01L21/8249 ,  H01L21/8228 ,  H01L27/0623 ,  H01L27/0826

Abstract: 本发明提供一种半导体元件及其制法，在该半导体元件中第一晶体管与第二晶体管形成于相同基板上。第一晶体管包括第一集极、第一基极及第一射极，其中第一集极包括第一掺杂阱位于基板中，第一基极包括第一掺杂层位于基板上并且位于第一掺杂阱上，以及第一射极包括掺杂成分位于第一掺杂层的一部分之上。第二晶体管包括第二集极、第二基极及第二射极，其中第二集极包括基板掺杂部分，第二基极包括第二掺杂阱位于基板中并且位于基板掺杂部分上，以及第二射极包括第二掺杂层位于基板上并且位于第二掺杂阱上。

公开(公告)号：CN102347329A

公开(公告)日：2012-02-08

申请号：CN201010559549.6

申请日：2010-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  张立文 ,  曾华洲 ,  赵治平

IPC: H01L27/082 ,  H01L21/8228 ,  H01L21/20

CPC classification number: H01L21/8249 ,  H01L21/8228 ,  H01L27/0623 ,  H01L27/0826

Abstract: 本发明提供一种半导体元件及其制法，在该半导体元件中第一晶体管与第二晶体管形成于相同基板上。第一晶体管包括第一集极、第一基极及第一射极，其中第一集极包括第一掺杂阱位于基板中，第一基极包括第一掺杂层位于基板上并且位于第一掺杂阱上，以及第一射极包括掺杂成分位于第一掺杂层的一部分之上。第二晶体管包括第二集极、第二基极及第二射极，其中第二集极包括基板掺杂部分，第二基极包括第二掺杂阱位于基板中并且位于基板掺杂部分上，以及第二射极包括第二掺杂层位于基板上并且位于第二掺杂阱上。

公开(公告)号：CN1228835C

公开(公告)日：2005-11-23

申请号：CN02127088.0

申请日：2002-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐德训 ,  宋弘政 ,  张立文 ,  陈汉平 ,  黄成铭 ,  高雅真

IPC: H01L21/8239 ,  H01L21/8246 ,  G11C16/00

Abstract: 一种抑制分离栅快闪存储单元位线漏电流的方法，上述存储单元由存储单元页为行列元素，每一存储单元页又以分离栅快闪存储单元为行列元素，当欲程序化时，选定的分离栅快闪存储单元所属的共用源极线施以源极程序化电压，其他的共用源极线施以至少0.5伏的电压，欲程序化的分离栅快闪存储单元所属的共用字线施以控制栅极程序化电压，其他的共用字线接地，共用位线施以漏极程序化电压，其他的共用字线施以漏极抑制程序化电压；本发明可以抑制分离栅快闪存储单元位线漏电流，而避免了字线干扰的问题。

公开(公告)号：CN1472795A

公开(公告)日：2004-02-04

申请号：CN02127088.0

申请日：2002-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐德训 ,  宋弘政 ,  张立文 ,  陈汉平 ,  黄成铭 ,  高雅真

IPC: H01L21/8239 ,  H01L21/8246

Abstract: 一种抑制分闸快闪存储单元位元线漏电流的方法，上述存储单元由存储单元页为行列元素，每一存储单元页又以分闸快闪存储单元为行列元素，当欲程序化时，选定的分闸快闪存储单元所属的共用源极线施以源极程序化电压，其他的共用源极线施以至少0.5伏的电压，欲程序化的分闸快闪存储单元所属的共用字线施以控制栅极程序化电压，其他的共用字线接地，共用位元线施以漏极程序化电压，其他的共用字线施以漏极抑制程序化电压；本发明可以抑制分闸快闪存储单元位元线漏电流，而避免了字线干扰的问题。

公开(公告)号：CN117970674A

公开(公告)日：2024-05-03

申请号：CN202311630861.3

申请日：2023-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖均恒 ,  吴俊毅 ,  余国宠 ,  张立文

IPC: G02F1/025 ,  G02F1/015

Abstract: 实施例光子装置可包含第一端包含硅及光学连接第一端的波导结构；包覆介电层形成围绕包含波导结构的第一端；第二端包含多晶硅；以及电容介电层设置于第一端与第二端之间。电容介电层可包含SiON层。波导结构可包含回应施加于第一端与第二端之间的第一电压差的第一折射率以及回应施加于第一端与第二端之间的第二电压差的第二折射率。第一端的硅可包含p型掺杂，且第二端的多晶硅可包含n型掺杂。

公开(公告)号：CN102299054A

公开(公告)日：2011-12-28

申请号：CN201010578005.4

申请日：2010-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张立文 ,  叶德强 ,  喻中一 ,  匡训冲 ,  曾华洲 ,  赵治平 ,  刘铭棋 ,  曾元泰

IPC: H01L21/02

CPC classification number: H01L28/20 ,  H01L28/24

Abstract: 本发明公开了制造集成电路器件(如薄膜电阻器)的方法。示例性方法包括提供半导体基板；在所述半导体基板的上方形成电阻层；在所述电阻层的上方形成硬掩膜层，其中所述硬掩膜层包括处于所述电阻层上方的阻挡层以及处于所述阻挡层上方的介电层；以及在所述硬掩膜层中形成开口以暴露所述电阻层的一部分。

公开(公告)号：CN102299054B

公开(公告)日：2013-07-31

申请号：CN201010578005.4

申请日：2010-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张立文 ,  叶德强 ,  喻中一 ,  匡训冲 ,  曾华洲 ,  赵治平 ,  刘铭棋 ,  曾元泰

IPC: H01L21/02

CPC classification number: H01L28/20 ,  H01L28/24

Abstract: 本发明公开了制造集成电路器件(如薄膜电阻器)的方法。示例性方法包括提供半导体基板；在所述半导体基板的上方形成电阻层；在所述电阻层的上方形成硬掩膜层，其中所述硬掩膜层包括处于所述电阻层上方的阻挡层以及处于所述阻挡层上方的介电层；以及在所述硬掩膜层中形成开口以暴露所述电阻层的一部分。