-
公开(公告)号：CN113078161B
公开(公告)日：2025-01-17
申请号：CN202011294369.X
申请日：2020-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: MFMIS‑FET包括具有三维结构的MOSFET，该结构允许MOSFET具有大于MFM或MOSFET的覆盖区的有效面积。在一些实施例中，MOSFET的栅电极和MFM的底部电极是一体的。在一些情况下，它们具有相等的面积。在一些实施例中，MFM和MOSFET具有几乎相等的覆盖区。在一些实施例中，MOSFET的有效面积远大于MFM的有效面积。这些结构减小了MFM结构和MOSFET之间的电容比，而没有以会减小漏极电流的方式减小MFM结构的面积。本发明的实施例还涉及集成电路和制造集成电路的方法。
-
公开(公告)号：CN109103262B
公开(公告)日：2023-02-28
申请号：CN201711290240.X
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/786 , H01L21/336
Abstract: 形成半导体器件的方法包括：提供半导体结构，半导体结构包括从第一区延伸到第二区的第一半导体材料。该方法还包括去除第二区中的第一半导体材料的部分以形成凹槽，该凹槽暴露设置在第一区中的第一半导体材料的侧壁；形成覆盖侧壁的介电材料；当介电材料覆盖侧壁时，在邻近介电材料的第二区中外延生长第二半导体材料；以及形成包括第一半导体材料的第一鳍和和包括第二半导体材料的第二鳍。本发明的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN109525232B
公开(公告)日：2023-01-17
申请号：CN201711286017.8
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687
Abstract: 本发明的实施例涉及一种半导体器件包括：用于提供第一电位的第一电位供应线，用于提供比第一电位低的第二电位的第二电位供应线，功能电路，以及设置在第一电位供应线和功能电路之间的第一开关和设置在第二电位供应线和功能电路之间的第二开关中的至少一个。第一开关和第二开关是负电容FET。
-
公开(公告)号：CN109728089B
公开(公告)日：2022-03-29
申请号：CN201810178648.6
申请日：2018-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN113078161A
公开(公告)日：2021-07-06
申请号：CN202011294369.X
申请日：2020-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11502 , H01L27/11507
Abstract: MFMIS‑FET包括具有三维结构的MOSFET，该结构允许MOSFET具有大于MFM或MOSFET的覆盖区的有效面积。在一些实施例中，MOSFET的栅电极和MFM的底部电极是一体的。在一些情况下，它们具有相等的面积。在一些实施例中，MFM和MOSFET具有几乎相等的覆盖区。在一些实施例中，MOSFET的有效面积远大于MFM的有效面积。这些结构减小了MFM结构和MOSFET之间的电容比，而没有以会减小漏极电流的方式减小MFM结构的面积。本发明的实施例还涉及集成电路和制造集成电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN112510048A
公开(公告)日：2021-03-16
申请号：CN201911301955.X
申请日：2019-12-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509
Abstract: 一种半导体装置包括半导体衬底、栅极结构、电容器结构及导电接触件。所述半导体衬底上具有至少一个半导体鳍。所述栅极结构跨越所述半导体鳍设置。所述电容器结构设置在所述栅极结构上。所述电容器结构包括铁电层以及设置在所述铁电层上的第一金属层。所述电容器结构夹置在所述导电接触件与所述栅极结构之间。
-
公开(公告)号：CN112447901A
公开(公告)日：2021-03-05
申请号：CN202010098010.9
申请日：2020-02-17
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张智胜
Abstract: 一种器件包含：包含第一导电材料的底部电极；底部电极上方的介电层；介电层上方的内部金属层；内部金属层上方的铁电层；以及铁电层上方的顶部电极，顶部电极包含第二导电材料，顶部电极的面积小于内部金属层的面积。
-
公开(公告)号：CN109728090A
公开(公告)日：2019-05-07
申请号：CN201810179262.7
申请日：2018-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种负电容器件包括半导体层。界面层设置在半导体层上方。非晶介电层设置在界面层上方。铁电层设置在非晶介电层上方。金属栅电极设置在铁电层上方。如下条件中的至少一个成立：界面层为掺杂的；非晶介电层具有氮化外表面；扩散阻挡层设置在非晶介电层和铁电层之间；或晶种层设置在非晶介电层和铁电层之间。本发明实施例涉及一种半导体器件及其形成方法。
-
公开(公告)号：CN109728089A
公开(公告)日：2019-05-07
申请号：CN201810178648.6
申请日：2018-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN105023923B
公开(公告)日：2018-06-22
申请号：CN201410317105.X
申请日：2014-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/11 , H01L21/8238
CPC classification number: H01L27/1104 , H01L21/02236 , H01L21/02255 , H01L21/02532 , H01L21/0332 , H01L21/324 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823828 , H01L27/0924 , H01L29/161 , H01L29/165 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了SRAM FINFET器件的结构和方法。本发明提供了一种鳍式场效应晶体管(FinFET)器件的实施例。该器件包括具有n型FinFET(NFET)区域和p型FinFET(PFET)区域的衬底。该器件也包括在NFET区域中位于衬底上方的第一和第二鳍结构以及在PFET区域中位于衬底上方的第三鳍结构。该器件也包括位于NFET区域中的第一高k(HK)/金属栅极(MG)叠层，包括包裹部分第一鳍结构的上方；第一源极/漏极(S/D)部件的第一子集，邻近第一HK/MG叠层，位于凹进的第一鳍结构上方；以及S/D部件的第二子集，部分地位于凹进的第二鳍结构上方并部分地位于凹进的第一鳍结构上方。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.041 seconds)
