-
公开(公告)号：CN113571471B
公开(公告)日：2024-11-15
申请号：CN202110449422.7
申请日：2021-04-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/092
-
公开(公告)号：CN114792662A
公开(公告)日：2022-07-26
申请号：CN202210172776.6
申请日：2022-02-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/092
摘要： 本发明提供一种半导体装置。半导体装置包括有源区位于半导体基板。有源区沿着第一方向延伸。半导体装置亦包括栅极结构位于有源区上。栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。此外，栅极结构接合有源区上的通道。装置还包括源极/漏极结构位于有源区上并与通道相连。源极/漏极结构在半导体基板上的投影符合六边形。
-
公开(公告)号：CN113611711A
公开(公告)日：2021-11-05
申请号：CN202110747503.5
申请日：2021-07-02
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11587 , H01L27/1159
摘要： 本发明实施例涉及存储器装置、半导体装置和相关方法。一种存储器装置包含存储器单元、第一导电线、第二导电线、第三导电线及第四导电线。存储器单元经布置成阵列。每一存储器单元包含晶体管及串联连接到晶体管的栅极端子的电容器。第一导电线在第一方向上延伸。每一第一导电线连接到布置于阵列中的相同列中的晶体管的栅极端子。所述第二导电线在所述第一方向上延伸。每一第二导电线连接到布置于所述阵列中的相同列中的晶体管的源极端子。所述第三导电线在所述第一方向上延伸。每一第三导电线连接到布置于所述阵列中的相同列中的晶体管的漏极端子。所述第四导电线在第二方向上延伸。每一第四导电线耦合到布置于所述阵列中的相同行中的所述电容器。
-
公开(公告)号：CN109103084B
公开(公告)日：2021-03-23
申请号：CN201711283650.1
申请日：2017-12-07
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/28 , H01L29/423 , H01L21/336 , H01L29/78 , H01L29/06
摘要： 在制造全环栅场效应晶体管的方法中，在衬底上方形成沟槽。将纳米管结构布置在沟槽中，每个纳米管结构包括碳纳米管(CNT)，碳纳米管具有包裹在CNT周围的栅极介电层和位于栅极介电层上方的栅电极层。在沟槽中形成锚定层。去除源极/漏极(S/D)区处的锚定层的部分。去除S/D区处的栅电极层和栅极介电层，从而暴露S/D区处的CNT的部分。在CNT的暴露部分上形成S/D电极层。去除栅极区处的锚定层的部分，从而暴露栅极结构的栅电极层的部分。在栅电极层的暴露部分上形成栅极接触层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。
-
公开(公告)号：CN106033757B
公开(公告)日：2020-03-20
申请号：CN201510122423.5
申请日：2015-03-19
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/092 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L21/336
摘要： 示例性半导体器件包括从半导体衬底向上延伸的鳍。该鳍包括具有APT掺杂剂的抗穿通(APT)层和位于APT层上方的沟道区。沟道区基本无APT掺杂剂。半导体器件还包括位于沟道区的侧壁和顶面上的导电栅极堆叠件。本发明涉及具有抗穿通层的高迁移率器件及其形成方法。
-
公开(公告)号：CN110660906A
公开(公告)日：2020-01-07
申请号：CN201910575165.4
申请日：2019-06-28
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明一些实施例提供磁性存储装置。磁性存储装置包括底电极，与第一合成反铁磁层，其包括第一钉扎层与第二钉扎层位于底电极上。第一钉扎层与第二钉扎层具有相反的磁化方向且隔有第一间隔物层。磁性存储装置亦包括参考层，位于第一对钉扎层上；以及自由层，位于参考层上并与参考层隔有穿隧阻障层。磁性存储装置还包括第二合成反铁磁层，其包括第三钉扎层与第四钉扎层于自由层上，且第三钉扎层与第四钉扎层具有相反的磁化方向且隔有第二间隔物层。
-
公开(公告)号：CN110620174A
公开(公告)日：2019-12-27
申请号：CN201910523220.5
申请日：2019-06-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L43/08 , H01L43/02 , H01L23/552 , G11C11/16
摘要： 在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
-
公开(公告)号：CN105321943B
公开(公告)日：2019-04-05
申请号：CN201410784304.1
申请日：2014-12-16
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/04 , H01L21/762 , H01L21/77
摘要： 本发明提供了一种具有设置在沟道区下面的应变产生结构的非平面电路器件。在示例性实施例中，集成电路器件包括衬底，第一鳍结构和第二鳍结构设置在衬底上。隔离部件沟槽限定在第一鳍结构和第二鳍结构之间。该电路器件还包括设置在隔离部件沟槽内的衬底的水平面上的应变部件。应变部件可以配置成对在第一鳍结构上形成的晶体管的沟道区产生应变。电路器件还包括设置在隔离部件沟槽内的应变部件上的填充电介质。在一些这种实施例中，应变部件还设置在第一鳍结构的垂直面上以及第二鳍结构的垂直面上。本发明还涉及非平面器件和应变产生沟道电介质。
-
公开(公告)号：CN105023844B
公开(公告)日：2018-09-14
申请号：CN201410439887.4
申请日：2014-09-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明提供了一种鳍式场效应晶体管(FinFET)器件。该器件包括具有第一区域、第二区域和第三区域的衬底。第一区域包括第一鳍结构、第一高k(HK)/金属栅(MG)叠件以及第一源极/漏极部件，第一HK/MG叠件环绕在第一鳍结构的上部的上方，而第一源极/漏极部件位于凹进的第一鳍结构上方并且由第一HK/MG叠件分隔开。第二区域包括第二鳍结构、位于凹进的第二鳍结构的一部分上方的第一源极/漏极部件。第三区域包括位于第二鳍结构上方的伪栅叠件，并且两个第一区域由第二区域或由第三区域分隔开。本发明还提供了FinFET器件的制造方法。
-
公开(公告)号：CN105023944B
公开(公告)日：2018-03-23
申请号：CN201410316856.X
申请日：2014-07-04
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
CPC分类号： H01L29/7851 , H01L21/02236 , H01L21/02255 , H01L21/76224 , H01L29/0653 , H01L29/0673 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/6681
摘要： 本发明提供了一种半导体器件，该半导体器件包括：衬底、位于衬底上方的第一鳍结构。第一鳍结构包括：作为第一鳍结构的下部的第一半导体材料层，第一半导体材料层具有作为其外层的半导体氧化物层。第一半导体材料层具有第一宽度。第一鳍结构也包括作为第一鳍结构的上部的第二半导体材料层。第二半导体材料层具有第三宽度，第三宽度远小于第一宽度。该半导体结构也包括在第一鳍的一部分的上方形成的栅极区和位于衬底上的包裹在栅极区中的第一鳍结构的一部分上方的高K(HK)/金属栅极(MG)堆叠件。本发明也提供了具有高K金属栅极堆叠件的FinFET器件。
-
-
-
-
-
-
-
-
-
搜索结果
97 条记录 (耗时 0.036 秒)
