公开(公告)号：CN106935649B

公开(公告)日：2020-08-25

申请号：CN201610916200.0

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  叶凌彦 ,  孙元成

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 半导体器件包括具有第一半导体材料的鳍。鳍包括源极/漏极(S/D)区域和沟道区域。S/D区域提供顶面和两个侧壁表面。S/D区域的宽度小于沟道区域的宽度。半导体器件还包括在S/D区域上方且具有掺杂的第二半导体材料的半导体膜。半导体膜提供分别地基本上平行于S/D区域的顶面和两个侧壁表面的顶面和两个侧壁表面。半导体器件还包括半导体膜的顶面和两个侧壁表面上方的且用于与S/D区域电通信的金属接触件。本发明的实施例还涉及形成场效应晶体管的方法。

公开(公告)号：CN101295654B

公开(公告)日：2010-06-09

申请号：CN200810092994.9

申请日：2008-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  余振华 ,  米玉杰 ,  孙元成

IPC: H01L21/50 ,  H01L21/60

CPC classification number: H01L21/50 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/762 ,  H01L21/76898 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68354 ,  H01L2224/05553 ,  H01L2224/16 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开一种半导体芯片的接合方法，包括：提供一真空环境；以及在该真空环境下执行一处理，其包括在该半导体芯片上至少进行氢气热退火、氢气等离子体处理与氨等离子体处理其中之一。本发明的优点为减少露出的导电材料的氧化，且大幅或完全消除湿气与化学残留物，如此可提供优选的附着，因而有优选的接合可靠度。本发明的更进一步优点为延长等候时间，因而减缓工艺中的时间限制且不会产生显著的额外成本。

公开(公告)号：CN101295654A

公开(公告)日：2008-10-29

申请号：CN200810092994.9

申请日：2008-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  余振华 ,  米玉杰 ,  孙元成

IPC: H01L21/50 ,  H01L21/60

CPC classification number: H01L21/50 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/762 ,  H01L21/76898 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68354 ,  H01L2224/05553 ,  H01L2224/16 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开一种半导体芯片的接合方法，包括：提供一真空环境；以及在该真空环境下执行一处理，其包括在该半导体芯片上至少进行氢气热退火、氢气等离子体处理与氨等离子体处理其中之一。本发明的优点为减少露出的导电材料的氧化，且大幅或完全消除湿气与化学残留物，如此可提供优选的附着，因而有优选的接合可靠度。本发明的更进一步优点为延长等候时间，因而减缓工艺中的时间限制且不会产生显著的额外成本。

公开(公告)号：CN101136435B

公开(公告)日：2010-06-02

申请号：CN200710101187.4

申请日：2007-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莊学理 ,  郑光茗 ,  孙元成

IPC: H01L29/78 ,  H01L27/088

CPC classification number: H01L29/7848 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636

Abstract: 本发明提供一种半导体的结构，包括：半导体基底；栅极迭层，在该半导体基底上；应力源，其至少一部分在该半导体基底中且邻接该栅极迭层，其中该应力源包括第一导电型的掺杂质；一部分的该半导体基底，邻接该应力源，且该部分的该半导体基底与该栅极迭层分别位于该应力源的两侧，其中该部分的该半导体基底被掺杂该第一导电型的掺杂质；以及掺杂区，在该半导体基底中，且邻接该部分的该半导体基底，其中该掺杂区与该应力源位于该部分的该半导体基底的两侧，且该掺杂区包括第二导电型的掺杂质，该第二导电型与该第一导电型是相反的。

公开(公告)号：CN101136435A

公开(公告)日：2008-03-05

申请号：CN200710101187.4

申请日：2007-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莊学理 ,  郑光茗 ,  孙元成

IPC: H01L29/78 ,  H01L27/088

CPC classification number: H01L29/7848 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636

Abstract: 本发明提供一种半导体的结构，包括：半导体基底；栅极迭层，在该半导体基底上；应力源，其至少一部分在该半导体基底中且邻接该栅极迭层，其中该应力源包括第一导电型的掺杂质；以及一部分的该半导体基底，邻接该应力源，且该部分的该半导体基底与该栅极迭层分别位于该应力源的两侧，其中该部分的该半导体基底被掺杂该第一导电型的掺杂质。

公开(公告)号：CN110649023B

公开(公告)日：2022-04-19

申请号：CN201910563723.5

申请日：2019-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶凌彦 ,  萧孟轩 ,  孙元成

IPC: H01L27/092 ,  H01L29/10 ,  H01L29/423 ,  H01L21/8238

Abstract: 本揭示是关于一种集成电路。所揭示的技术在沟槽内局部地形成磊晶层，此沟槽具有在沟槽的侧壁中堆叠的角形凹陷。控制凹陷大小以控制在沟槽内形成的磊晶层的厚度。凹陷由覆盖层覆盖并且从最底部凹陷开始相继地逐个暴露出。磊晶层在沟槽内逐个形成，磊晶层的晶面边缘部分对准到相应凹陷中，此凹陷是为了磊晶层而相继地暴露的凹陷。

公开(公告)号：CN106935649A

公开(公告)日：2017-07-07

申请号：CN201610916200.0

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  叶凌彦 ,  孙元成

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 半导体器件包括具有第一半导体材料的鳍。鳍包括源极/漏极(S/D)区域和沟道区域。S/D区域提供顶面和两个侧壁表面。S/D区域的宽度小于沟道区域的宽度。半导体器件还包括在S/D区域上方且具有掺杂的第二半导体材料的半导体膜。半导体膜提供分别地基本上平行于S/D区域的顶面和两个侧壁表面的顶面和两个侧壁表面。半导体器件还包括半导体膜的顶面和两个侧壁表面上方的且用于与S/D区域电通信的金属接触件。本发明的实施例还涉及形成场效应晶体管的方法。

公开(公告)号：CN103367163A

公开(公告)日：2013-10-23

申请号：CN201210337912.9

申请日：2012-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  杨凯杰 ,  吴伟豪 ,  后藤贤一 ,  吴志强 ,  孙元成

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1041 ,  H01L21/26506 ,  H01L21/2658 ,  H01L29/1045 ,  H01L29/1608 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66651 ,  H01L29/7833

Abstract: 在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括通过第一类型掺杂剂掺杂MOSFET器件的沟道区。通过第二类型掺杂剂在衬底中形成源极和漏极。在位于MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。本发明还提供了栅极下方具有选择性掺杂剂去活化的MOSFET。

公开(公告)号：CN100530654C

公开(公告)日：2009-08-19

申请号：CN200710109024.0

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  庄学理 ,  孙元成

IPC: H01L27/092 ,  H01L27/04 ,  G03F1/14

Abstract: 本发明提供一种集成电路及形成集成电路的掩模组，该集成电路包括：半导体衬底，其具有第一区；至少一个p型区，在该半导体衬底的第一区中，且多个硅锗区形成在该p型区中，该p型区包括多个p型有源区及多个p型非有源区；至少一个n型区，在该半导体衬底的第一区中，该n型区包括多个n型有源区及多个n型非有源区；其中在该第一区中的所有所述硅锗区具有第一总面积，在该第一区中的所有所述p型区具有第二总面积，在该第一区中的所有所述n型区具有第三总面积；并且其中该第一总面积与该第二及第三总面积的总和的比率介于5%至50%之间，该第一区的面积介于1×1mm2至50×50mm2。本发明能够改善硅锗区的厚度均匀性，并且所需的设计改变较少。

公开(公告)号：CN101241897A

公开(公告)日：2008-08-13

申请号：CN200710153268.9

申请日：2007-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  余振华 ,  米玉杰 ,  孙元成

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76831 ,  H01L21/76849

Abstract: 本发明公开了一种集成电路结构及其形成方法，上述集成电路结构具有空气间隙。上述集成电路结构包含：导线；侧壁间隔物于上述导线的侧壁上，其中上述侧壁间隔物包含介电材料；空气间隙(air－gap)水平地毗邻着上述侧壁间隔物；以及介电层于上述空气间隙上。本发明所能提供的技术效果包含减少电性迁移、以及改善依时性介质击穿电压的表现。