公开(公告)号：CN107452712B

公开(公告)日：2021-07-27

申请号：CN201710352118.4

申请日：2017-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  许玮哲 ,  杨欲忠 ,  亚历山大·克尔尼斯基

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明实施例揭示一种半导体结构，其包含：衬底；栅极结构，其经安置于所述衬底上方；介电材料，其经安置于所述衬底和所述栅极结构上方；导电结构，其在所述介电材料内延伸；和空隙，其在所述介电材料内延伸且经安置于所述栅极结构上方。本发明实施例揭示的半导体结构，其性能能够得到有效的改良。

公开(公告)号：CN101373739A

公开(公告)日：2009-02-25

申请号：CN200810091951.9

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  俞正明 ,  赵治平 ,  张智胜

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  Y10S438/919

Abstract: 一种半导体结构的形成方法，包括下列步骤：提供半导体衬底；以及形成高漏极电压金属氧化物半导体装置于该半导体衬底的表面上。于一实施例中，上述形成该高漏极电压金属氧化物半导体装置于该半导体衬底的表面上的步骤，包括下列步骤：形成阱区，该阱区具有第一导电型态；形成埋设阱区于该半导体衬底内与该高漏极电压金属氧化物半导体装置的漏极侧上，其中该埋设阱区具有与该第一导电性质相反的第二导电型态；以及形成自该埋设阱区上延伸至该阱区上的栅堆叠物。本发明可依据工艺需要而定制化高漏极电压金属氧化物半导体装置的浅掺杂漏极区且无须额外制作成本，其制造程序亦可完全兼容于既有的CMOS工艺中。

公开(公告)号：CN105679811B

公开(公告)日：2020-08-04

申请号：CN201610263564.3

申请日：2011-04-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  林汉仲

IPC: H01L29/40 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L29/45

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括一第一掺杂区和一第二掺杂区，两者形成于一基板中，一部分的该基板使该第一掺杂区和该第二掺杂区彼此分离，该第一掺杂区和该第二掺杂区具有相反导电类型的掺质。一第一栅极，形成于该基板上方，该第一栅极部分重叠于该第一掺杂区的一部分、该部分的该基板、和该第二掺杂区的一部分。一第二栅极，形成于该基板上方，该第二栅极部分重叠于该第二掺杂区的一不同部分。上述半导体装置包括一第一电压源，对该第二栅极提供一第一电压。一第二电压源，对该第二掺杂区提供一第二电压，其中该第二电压大于该第一电压。本发明实施例可利用不同的施加偏压组合而具有弹性以适用于不同的需求。

公开(公告)号：CN107452712A

公开(公告)日：2017-12-08

申请号：CN201710352118.4

申请日：2017-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  许玮哲 ,  杨欲忠 ,  亚历山大·克尔尼斯基

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76805 ,  H01L21/76895 ,  H01L23/5222 ,  H01L23/5283 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/535

Abstract: 本发明实施例揭示一种半导体结构，其包含：衬底；栅极结构，其经安置于所述衬底上方；介电材料，其经安置于所述衬底和所述栅极结构上方；导电结构，其在所述介电材料内延伸；和空隙，其在所述介电材料内延伸且经安置于所述栅极结构上方。本发明实施例揭示的半导体结构，其性能能够得到有效的改良。

公开(公告)号：CN101118929A

公开(公告)日：2008-02-06

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该轻掺杂漏/源极区域及该深源/漏极区域的嵌入区域。该嵌入区域为第一导电类型，且该轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。

公开(公告)号：CN105679811A

公开(公告)日：2016-06-15

申请号：CN201610263564.3

申请日：2011-04-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  林汉仲

IPC: H01L29/40 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L29/45

CPC classification number: H01L21/823835 ,  H01L21/326 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/402 ,  H01L29/404 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括一第一掺杂区和一第二掺杂区，两者形成于一基板中，一部分的该基板使该第一掺杂区和该第二掺杂区彼此分离，该第一掺杂区和该第二掺杂区具有相反导电类型的掺质。一第一栅极，形成于该基板上方，该第一栅极部分重叠于该第一掺杂区的一部分、该部分的该基板、和该第二掺杂区的一部分。一第二栅极，形成于该基板上方，该第二栅极部分重叠于该第二掺杂区的一不同部分。上述半导体装置包括一第一电压源，对该第二栅极提供一第一电压。一第二电压源，对该第二掺杂区提供一第二电压，其中该第二电压大于该第一电压。本发明实施例可利用不同的施加偏压组合而具有弹性以适用于不同的需求。

公开(公告)号：CN101373739B

公开(公告)日：2011-04-06

申请号：CN200810091951.9

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  俞正明 ,  赵治平 ,  张智胜

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  Y10S438/919

Abstract: 一种半导体结构的形成方法，包括下列步骤：提供半导体衬底；以及形成高漏极电压金属氧化物半导体装置于该半导体衬底的表面上。于一实施例中，上述形成该高漏极电压金属氧化物半导体装置于该半导体衬底的表面上的步骤，包括下列步骤：形成阱区，该阱区具有第一导电型态；形成埋设阱区于该半导体衬底内与该高漏极电压金属氧化物半导体装置的漏极侧上，其中该埋设阱区具有与该第一导电性质相反的第二导电型态；以及形成自该埋设阱区上延伸至该阱区上的栅堆叠物。本发明可依据工艺需要而定制化高漏极电压金属氧化物半导体装置的浅掺杂漏极区且无须额外制作成本，其制造程序亦可完全兼容于既有的CMOS工艺中。

公开(公告)号：CN102456722A

公开(公告)日：2012-05-16

申请号：CN201110092406.3

申请日：2011-04-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  林汉仲

IPC: H01L29/41 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823835 ,  H01L21/326 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/402 ,  H01L29/404 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括一第一掺杂区和一第二掺杂区，两者形成于一基板中，上述第一掺杂区和上述第二掺杂区具有相反导电类型的掺质。一第一栅极，形成于上述基板上方，上述第一栅极部分重叠于上述第一掺杂区的一部分和上述第二掺杂区的一部分。一第二栅极，形成于上述基板上方，上述第二栅极部分重叠于上述第二掺杂区的一不同部分。上述半导体装置包括一第一电压源，对上述第二栅极提供一第一电压。一第二电压源，对上述第二掺杂区提供一第二电压，其中上述第一电压和上述第二电压彼此不同。本发明实施例可利用不同的施加偏压组合而具有弹性以适用于不同的需求。

公开(公告)号：CN100530694C

公开(公告)日：2009-08-19

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；单一轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该单一轻掺杂漏/源极区域及该深源/漏极区域的单一嵌入区域。该单一嵌入区域为第一导电类型，该单一轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。