公开(公告)号：CN101373739A

公开(公告)日：2009-02-25

申请号：CN200810091951.9

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  俞正明 ,  赵治平 ,  张智胜

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  Y10S438/919

Abstract: 一种半导体结构的形成方法，包括下列步骤：提供半导体衬底；以及形成高漏极电压金属氧化物半导体装置于该半导体衬底的表面上。于一实施例中，上述形成该高漏极电压金属氧化物半导体装置于该半导体衬底的表面上的步骤，包括下列步骤：形成阱区，该阱区具有第一导电型态；形成埋设阱区于该半导体衬底内与该高漏极电压金属氧化物半导体装置的漏极侧上，其中该埋设阱区具有与该第一导电性质相反的第二导电型态；以及形成自该埋设阱区上延伸至该阱区上的栅堆叠物。本发明可依据工艺需要而定制化高漏极电压金属氧化物半导体装置的浅掺杂漏极区且无须额外制作成本，其制造程序亦可完全兼容于既有的CMOS工艺中。

公开(公告)号：CN100530694C

公开(公告)日：2009-08-19

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；单一轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该单一轻掺杂漏/源极区域及该深源/漏极区域的单一嵌入区域。该单一嵌入区域为第一导电类型，该单一轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。

公开(公告)号：CN101118929A

公开(公告)日：2008-02-06

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该轻掺杂漏/源极区域及该深源/漏极区域的嵌入区域。该嵌入区域为第一导电类型，且该轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。

公开(公告)号：CN101068007A

公开(公告)日：2007-11-07

申请号：CN200610145740.X

申请日：2006-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 俞正明 ,  赵治平 ,  张智胜 ,  陈俊宏

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构的形成方法及电阻，特别涉及一种去耦合浅掺杂源/漏极区和袋状注入区的形成方法。上述方法包括：提供一半导体晶片，其包含多个主动区。于上述主动区中形成多个栅极结构。利用一N－浅掺杂源/漏极光罩，形成多个N－浅掺杂源/漏极区于上述半导体晶片上。利用一N－袋状注入光罩，形成多个N－袋状注入区于上述半导体晶片上。利用一P－浅掺杂源/漏极光罩，形成多个P－浅掺杂源/漏极区于上述半导体晶片上；以及利用一P－袋状注入光罩，形成多个P－袋状注入区于上述半导体晶片上。本发明所提供的半导体结构的形成方法及电阻，可以降低模拟MOS元件之间的失配，并提升其本征增益。

公开(公告)号：CN101373739B

公开(公告)日：2011-04-06

申请号：CN200810091951.9

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  俞正明 ,  赵治平 ,  张智胜

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  Y10S438/919

Abstract: 一种半导体结构的形成方法，包括下列步骤：提供半导体衬底；以及形成高漏极电压金属氧化物半导体装置于该半导体衬底的表面上。于一实施例中，上述形成该高漏极电压金属氧化物半导体装置于该半导体衬底的表面上的步骤，包括下列步骤：形成阱区，该阱区具有第一导电型态；形成埋设阱区于该半导体衬底内与该高漏极电压金属氧化物半导体装置的漏极侧上，其中该埋设阱区具有与该第一导电性质相反的第二导电型态；以及形成自该埋设阱区上延伸至该阱区上的栅堆叠物。本发明可依据工艺需要而定制化高漏极电压金属氧化物半导体装置的浅掺杂漏极区且无须额外制作成本，其制造程序亦可完全兼容于既有的CMOS工艺中。

公开(公告)号：CN100539077C

公开(公告)日：2009-09-09

申请号：CN200610145740.X

申请日：2006-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 俞正明 ,  赵治平 ,  张智胜 ,  陈俊宏

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构的形成方法，特别涉及一种去耦合浅掺杂源/漏极区和袋状注入区的形成方法。上述方法包括：提供一半导体晶片，其包含多个有源区。于上述有源区中形成多个栅极结构。利用一N-浅掺杂源/漏极掩模，形成多个N-浅掺杂源/漏极区于上述半导体晶片上。利用一N-袋状注入掩模，形成多个N-袋状注入区于上述半导体晶片上。利用一P-浅掺杂源/漏极掩模，形成多个P-浅掺杂源/漏极区于上述半导体晶片上；以及利用一P-袋状注入掩模，形成多个P-袋状注入区于上述半导体晶片上。本发明所提供的半导体结构的形成方法及电阻，可以降低模拟MOS元件之间的失配，并提升其本征增益。