-
公开(公告)号:CN104037086B
公开(公告)日:2018-04-24
申请号:CN201410140084.9
申请日:2007-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
CPC classification number: H01L21/823828 , H01L21/823807 , H01L21/823821 , H01L21/823857 , H01L29/66795 , H01L29/785
Abstract: 本发明提供一种制造鳍式场效应晶体管装置的方法,包括:提供基底,包括第一鳍和第二鳍;采用化学气相沉积工艺形成第一硅玻璃层于第一鳍上,第一硅玻璃层包括第一种类的杂质;在第一硅玻璃层和第二鳍上形成氧化层;提供第二种类的杂质;执行气相扩散工艺将第二种类的杂质扩散进入氧化层以形成掺杂层;之后,执行基底的高温处理工艺,通过固相扩散工艺提供将第一种类的杂质趋入到第一鳍中和将第二种类的杂质趋入到第二鳍中,使得第一鳍包括N型鳍式场效应晶体管装置的沟道,第二鳍包括P型鳍式场效应晶体管装置的沟道。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应,能够满足鳍式场效应晶体管装置的性能需求。
-
公开(公告)号:CN104037086A
公开(公告)日:2014-09-10
申请号:CN201410140084.9
申请日:2007-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
CPC classification number: H01L21/823828 , H01L21/823807 , H01L21/823821 , H01L21/823857 , H01L29/66795 , H01L29/785
Abstract: 本发明提供一种制造鳍式场效应晶体管装置的方法,包括:提供基底,包括第一鳍和第二鳍;采用化学气相沉积工艺形成第一硅玻璃层于第一鳍上,第一硅玻璃层包括第一种类的杂质;在第一硅玻璃层和第二鳍上形成氧化层;提供第二种类的杂质;执行气相扩散工艺将第二种类的杂质扩散进入氧化层以形成掺杂层;之后,执行基底的高温处理工艺,通过固相扩散工艺提供将第一种类的杂质趋入到第一鳍中和将第二种类的杂质趋入到第二鳍中,使得第一鳍包括N型鳍式场效应晶体管装置的沟道,第二鳍包括P型鳍式场效应晶体管装置的沟道。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应,能够满足鳍式场效应晶体管装置的性能需求。
-
公开(公告)号:CN103606559A
公开(公告)日:2014-02-26
申请号:CN201310420431.9
申请日:2008-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/772 , H01L29/78 , H01L29/41
CPC classification number: H01L29/785 , H01L21/76897 , H01L23/485 , H01L29/20 , H01L29/41791 , H01L29/66795 , H01L29/7843 , H01L2029/7858
Abstract: 本发明的目的在于提供一种半导体装置的制造方法,为了减少因接触元件误对准造成的接触阻值的变化。该方法包括:形成一非平面晶体管于一基材上,该非平面晶体管包括位于一鳍之中的源极/漏极区,该鳍包括一顶面及多个侧壁;形成一层间介电层于该非平面晶体管上,其中该层间介电层具有一最大高度;形成一开口,其仅穿越该层间介电层的最大高度的一部分,并暴露出该鳍的该顶面的至少一部分及所述侧壁的至少一部分;以及填充一导电材料于该开口,以形成该源极/漏极区之一的接触组件,该接触组件与该鳍的该顶面及所述侧壁相接触。本发明减少了接触阻值,同时在制造过程中减少了接触元件的误对准。
-
公开(公告)号:CN101924133A
公开(公告)日:2010-12-22
申请号:CN201010148509.2
申请日:2010-04-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/785 , H01L29/66795
Abstract: 本发明提供了一种鳍式FET及其制造方法。鳍式场效应晶体管包括设置在衬底上方的鳍。栅极设置在鳍的沟道部分上方。源极区域设置在鳍的第一端。漏极区域设置在鳍的第二端。源极区域和漏极区域通过至少一个气隙与衬底隔开。
-
公开(公告)号:CN101271897B
公开(公告)日:2010-09-15
申请号:CN200710138242.7
申请日:2007-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L29/78
CPC classification number: H01L21/26506 , H01L21/28044 , H01L21/28052 , H01L21/28518 , H01L21/823814 , H01L21/823864 , H01L29/4933 , H01L29/665 , H01L29/6653
Abstract: 本发明提供一种半导体装置,包括:衬底,具有在其内部形成的多个隔离区;栅极介电层及栅电极层,在该衬底上方;多个间隙壁,沿着该栅极介电层及该栅电极层的侧壁形成;多个源/漏极延伸区,在该衬底中,且在该栅极介电层的相对侧;多个源/漏极区,在该衬底中,且在该栅极介电层与所述多个源/漏极延伸区的相对侧;多个第一硅化区,在所述多个源/漏极延伸区中,且在该栅极介电层的相对侧;以及多个第二硅化区,在该衬底的表面上方,且在该栅极介电层与所述多个间隙壁的相对侧。所述多个第一硅化区为包括至少两种金属材料的硅化合金。本发明能够减少半导体装置的寄生电阻。
-
公开(公告)号:CN101359622A
公开(公告)日:2009-02-04
申请号:CN200710167852.X
申请日:2007-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/8234 , H01L21/8238 , H01L21/84 , H01L21/336 , H01L21/22
CPC classification number: H01L21/823828 , H01L21/823807 , H01L21/823821 , H01L21/823857 , H01L29/66795 , H01L29/785
Abstract: 本发明提供一种鳍式场效应晶体管装置的制造方法,包括下列步骤:提供基底,其包含第一鳍及第二鳍;形成第一材料层于该第一鳍上,其中该第一材料层包含第一种类的杂质;提供第二种类的杂质于该第二鳍上;以及对该基底进行高温工艺,该基底包含该第一材料层及该第二种类的杂质。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应,并且能够满足鳍式场效应晶体管装置的性能需求。
-
公开(公告)号:CN101320732A
公开(公告)日:2008-12-10
申请号:CN200710186308.X
申请日:2007-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L21/76 , H01L21/266
CPC classification number: H01L21/76202 , H01L21/26506 , H01L21/26533 , H01L21/26586 , H01L21/266 , H01L21/324 , H01L21/762 , H01L21/823481 , H01L29/0649 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种半导体装置以及用以制造半导体装置的衬底,该半导体装置包含:半导体衬底;以及至少一个隔离结构,形成于该半导体衬底中,该隔离结构具有凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约5度的凹角切线。本发明可为半导体装置提供具有良好型态的隔离结构。
-
公开(公告)号:CN101246852A
公开(公告)日:2008-08-20
申请号:CN200710163876.8
申请日:2007-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/092
CPC classification number: H01L21/823857 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L29/66636 , H01L29/7848
Abstract: 本发明是关于一种双栅极半导体的制造方法,包括形成一栅极堆叠,其具有一第一部分及一第二部分,第一部分及第二部分包括不同的堆叠层组成。形成一光阻结构于栅极堆叠上以保护用来形成栅极结构的材料。蚀刻除去部分未被保护的材料,形成一与至少一配置于基板上的栅极结构相邻接的凹部,并分别于凹部中形成源极与漏极区域。接着移除非属于栅极结构的栅极堆叠层的剩余部分。一实施例中,在蚀刻形成源极与漏极之前,在栅极结构的垂直侧形成一氧化物。
-
公开(公告)号:CN101752258B
公开(公告)日:2011-09-07
申请号:CN200910142924.4
申请日:2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/66795 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02617 , H01L29/1054 , H01L29/7851
Abstract: 本发明是有关于一种形成半导体结构的方法,该方法包括提供复合基材,其中复合基材包括有主体硅基材与紧邻于主体硅基材之上的硅锗层。对硅锗层执行第一缩合以形成缩合硅锗层,藉以使得缩合硅锗层具有实质均匀的锗浓度。蚀刻缩合硅锗层与主体硅基材的顶端部分以形成复合鳍片,其中复合鳍片包括硅鳍片与位在硅鳍片上的缩合硅锗鳍片。该方法更包括氧化硅鳍片的一部分,以及对缩合硅锗鳍片执行第二缩合。
-
公开(公告)号:CN100578757C
公开(公告)日:2010-01-06
申请号:CN200710163876.8
申请日:2007-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/092
CPC classification number: H01L21/823857 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L29/66636 , H01L29/7848
Abstract: 本发明是关于一种双栅极半导体的制造方法,包括形成一栅极堆叠,其具有一第一部分及一第二部分,第一部分及第二部分包括不同的堆叠层组成。形成一光阻结构于栅极堆叠上以保护用来形成栅极结构的材料。蚀刻除去部分未被保护的材料,形成一与至少一配置于基板上的栅极结构相邻接的凹部,并分别于凹部中形成源极与漏极区域。接着移除非属于栅极结构的栅极堆叠层的剩余部分。一实施例中,在蚀刻形成源极与漏极之前,在栅极结构的垂直侧形成一氧化物。
-
-
-
-
-
-
-
-
-