公开(公告)号：CN101894789B

公开(公告)日：2012-08-22

申请号：CN201010183416.3

申请日：2010-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李资良 ,  郑培仁 ,  傅竹韵 ,  陈其贤 ,  黄志辉 ,  彭治棠 ,  连浩明

IPC: H01L21/762

CPC classification number: H01L21/76224 ,  H01L21/76232

Abstract: 本发明一实施例提供一种隔离结构的制造方法，包括：提供一基底；于该基底的一顶表面中形成一沟槽；于该沟槽中部分填充一第一氧化硅；将该第一氧化硅的一表面暴露于一气相混合物，该气相混合物包括NH3及一含氟化合物；将该基底加热至介于100℃至200℃的一温度；以及于该沟槽中填充一第二氧化硅，以使所形成的该隔离结构不具有空隙。

公开(公告)号：CN100426500C

公开(公告)日：2008-10-15

申请号：CN200610001667.9

申请日：2006-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  陆晓慈 ,  傅竹韵 ,  张文 ,  郑双铭

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/3192 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明为提供一种半导体元件的多层内介电层及其制造方法，具体涉及一种增进插塞模组表现的方法，其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现，其对制造导电插塞上将产生较佳的表现。此内介电层是包含多层，第一层(610)是保护基底上元件免于受其后续蚀刻工艺的损害，同时，一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异，则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨工艺即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。

公开(公告)号：CN1324673C

公开(公告)日：2007-07-04

申请号：CN200410101523.1

申请日：2004-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅竹韵 ,  陆志诚 ,  章勋明

IPC: H01L21/76

CPC classification number: H01L21/76235 ,  A61F2/958 ,  A61F2002/9583 ,  A61F2250/0098 ,  A61M25/001 ,  A61M25/005 ,  A61M25/0054 ,  A61M25/0068 ,  A61M25/0069 ,  A61M25/008 ,  A61M25/0108 ,  A61M25/0127 ,  A61M25/1027 ,  A61M2025/1079 ,  A61M2025/1093 ,  A61M2205/32

Abstract: 本发明提供一种浅沟槽隔离结构及其形成方法以减少应力改善电子迁移，其中该方法包括：提供一半导体基底，具有至少一图案化硬掩模层于其上；利用该至少一图案化硬掩模层进行干蚀刻制程以在该半导体基底中形成一沟槽；形成一或多个内衬层于该沟槽表面上，该内衬层可择自二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅；形成一或多个沟槽填充材料层(例如：以二氧化硅回填充该沟槽)于内衬层上；进行热回火步骤以释放沟槽填充槽材料中所累积的应力；进行化学机械研磨以及干蚀刻制程以移除沟槽表面上多余的填充材料；以及移除该至少一图案化硬掩模层。

公开(公告)号：CN1825582A

公开(公告)日：2006-08-30

申请号：CN200610001667.9

申请日：2006-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  陆晓慈 ,  傅竹韵 ,  张文 ,  郑双铭

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/3192 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明为提供一种半导体元件的多层内介电层及其制造方法，具体涉及一种增进插塞模组表现的方法，其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现，其对制造电性插塞上将产生较佳的表现。此内介电层是包含多层，第一层(610)是保护基底上元件免于受其后续蚀刻制程的损害，同时，一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异，则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨制程即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。

公开(公告)号：CN104037086B

公开(公告)日：2018-04-24

申请号：CN201410140084.9

申请日：2007-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  余振华 ,  叶震南 ,  傅竹韵 ,  许育荣 ,  陈鼎元

IPC: H01L21/336 ,  H01L21/02

CPC classification number: H01L21/823828 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823857 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供一种制造鳍式场效应晶体管装置的方法，包括：提供基底，包括第一鳍和第二鳍；采用化学气相沉积工艺形成第一硅玻璃层于第一鳍上，第一硅玻璃层包括第一种类的杂质；在第一硅玻璃层和第二鳍上形成氧化层；提供第二种类的杂质；执行气相扩散工艺将第二种类的杂质扩散进入氧化层以形成掺杂层；之后，执行基底的高温处理工艺，通过固相扩散工艺提供将第一种类的杂质趋入到第一鳍中和将第二种类的杂质趋入到第二鳍中，使得第一鳍包括N型鳍式场效应晶体管装置的沟道，第二鳍包括P型鳍式场效应晶体管装置的沟道。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应，能够满足鳍式场效应晶体管装置的性能需求。

公开(公告)号：CN104037086A

公开(公告)日：2014-09-10

申请号：CN201410140084.9

申请日：2007-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  余振华 ,  叶震南 ,  傅竹韵 ,  许育荣 ,  陈鼎元

IPC: H01L21/336 ,  H01L21/02

CPC classification number: H01L21/823828 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823857 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供一种制造鳍式场效应晶体管装置的方法，包括：提供基底，包括第一鳍和第二鳍；采用化学气相沉积工艺形成第一硅玻璃层于第一鳍上，第一硅玻璃层包括第一种类的杂质；在第一硅玻璃层和第二鳍上形成氧化层；提供第二种类的杂质；执行气相扩散工艺将第二种类的杂质扩散进入氧化层以形成掺杂层；之后，执行基底的高温处理工艺，通过固相扩散工艺提供将第一种类的杂质趋入到第一鳍中和将第二种类的杂质趋入到第二鳍中，使得第一鳍包括N型鳍式场效应晶体管装置的沟道，第二鳍包括P型鳍式场效应晶体管装置的沟道。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应，能够满足鳍式场效应晶体管装置的性能需求。

公开(公告)号：CN101814456A

公开(公告)日：2010-08-25

申请号：CN201010117237.X

申请日：2010-02-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱奕杭 ,  傅竹韵

IPC: H01L21/8234

Abstract: 本发明提供一种集成电路装置及其形成方法，所述方法包括：提供一半导体基底；在该半导体基底上形成一栅极结构；通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入；以及在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中当该第一元素包括铟时，该第二元素包括一p型元素，且其中当该第一元素包括锑时，该第二元素包括一n型元素。本发明可使集成电路装置具有较高的驱动电流及较低的漏电流。

公开(公告)号：CN101359622A

公开(公告)日：2009-02-04

申请号：CN200710167852.X

申请日：2007-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  余振华 ,  叶震南 ,  傅竹韵 ,  许育荣 ,  陈鼎元

IPC: H01L21/82 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/84 ,  H01L21/336 ,  H01L21/22

CPC classification number: H01L21/823828 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823857 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供一种鳍式场效应晶体管装置的制造方法，包括下列步骤：提供基底，其包含第一鳍及第二鳍；形成第一材料层于该第一鳍上，其中该第一材料层包含第一种类的杂质；提供第二种类的杂质于该第二鳍上；以及对该基底进行高温工艺，该基底包含该第一材料层及该第二种类的杂质。本发明能够提供均一的掺杂分布而不产生阴影遮蔽效应，并且能够满足鳍式场效应晶体管装置的性能需求。

公开(公告)号：CN101320732A

公开(公告)日：2008-12-10

申请号：CN200710186308.X

申请日：2007-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶震南 ,  傅竹韵 ,  陈鼎元

IPC: H01L27/04 ,  H01L21/76 ,  H01L21/266

CPC classification number: H01L21/76202 ,  H01L21/26506 ,  H01L21/26533 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/324 ,  H01L21/762 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种半导体装置以及用以制造半导体装置的衬底，该半导体装置包含：半导体衬底；以及至少一个隔离结构，形成于该半导体衬底中，该隔离结构具有凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约5度的凹角切线。本发明可为半导体装置提供具有良好型态的隔离结构。

公开(公告)号：CN102446974B

公开(公告)日：2014-05-14

申请号：CN201110307170.0

申请日：2011-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏达 ,  傅竹韵 ,  黄信烨 ,  杨淑婷 ,  陈宏铭

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/02293 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7855

Abstract: 本公开关于一种鳍片场效应晶体管(FinFET)。FinFET的示例性结构包括具有顶面的基板；在基板顶面上并具有锥形顶面的第一绝缘区域和第二绝缘区域；延伸在第一和第二绝缘区域之间的基板顶面上的基板的鳍片，其中鳍片包括凹陷部分，其具有低于第一和第二绝缘区域的锥形顶面的顶面，其中鳍片包括非凹陷部分，其具有高于所述锥形顶面的顶面；和在所述鳍片的非凹陷部分上的栅极堆叠。