公开(公告)号：CN119852284A

公开(公告)日：2025-04-18

申请号：CN202411461545.2

申请日：2024-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 文克刚 ,  吴于贝 ,  李奕璋 ,  陈鑫封 ,  萧琮介 ,  王良玮 ,  赖胤霖 ,  邱志斌 ,  李莉渝 ,  叶承浩

IPC: H01L23/538 ,  H01L21/768

Abstract: 描述了半导体器件结构及其形成方法。结构包括穿过介电材料、互连结构和衬底设置的硅通孔。硅通孔具有：具有第一直径的顶面以及位于衬底中的具有第二直径的部分，并且第一直径基本上大于第二直径。结构还包括围绕硅通孔的合金部分、围绕合金部分的阻挡层以及围绕阻挡层的衬垫。硅通孔、合金部分、阻挡层和衬垫一起具有漏斗形截面。

公开(公告)号：CN106952869B

公开(公告)日：2020-02-04

申请号：CN201611219689.2

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/522 ,  H01L21/762

Abstract: 本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。

公开(公告)号：CN106952869A

公开(公告)日：2017-07-14

申请号：CN201611219689.2

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/522 ,  H01L21/762

Abstract: 本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。

公开(公告)号：CN106935544B

公开(公告)日：2019-12-03

申请号：CN201610737436.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

Abstract: 半导体装置的形成方法包括：形成第一介电层于基板上，以及形成多个第一凹陷于第一介电层中。形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸。形成掩模层于金属线路与第一介电层上。掩模层包括沿着第一方向延伸的第一开口，且第一开口位于两个相邻的金属线路之间的空间上。以掩模层作为蚀刻掩模，蚀刻第一介电层以形成第一凹槽对应金属线路之间的第一开口。形成第二介电层，以形成第一气隙于第一凹槽中。第一开口于第二方向的宽度小于两个相邻的金属线路于第二方向的间距，且第二方向垂直于第一方向。

公开(公告)号：CN106935544A

公开(公告)日：2017-07-07

申请号：CN201610737436.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

Abstract: 半导体装置的形成方法包括：形成第一介电层于基板上，以及形成多个第一凹陷于第一介电层中。形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸。形成掩模层于金属线路与第一介电层上。掩模层包括沿着第一方向延伸的第一开口，且第一开口位于两个相邻的金属线路之间的空间上。以掩模层作为蚀刻掩模，蚀刻第一介电层以形成第一凹槽对应金属线路之间的第一开口。形成第二介电层，以形成第一气隙于第一凹槽中。第一开口于第二方向的宽度小于两个相邻的金属线路于第二方向的间距，且第二方向垂直于第一方向。

公开(公告)号：CN222440596U

公开(公告)日：2025-02-07

申请号：CN202420935022.6

申请日：2024-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李莉渝 ,  叶承浩 ,  王良玮 ,  陈殿豪

IPC: H01L23/538 ,  H10D64/27 ,  H10D84/83

Abstract: 一种半导体结构，包括一基底、延伸至基底上方的多个半导体结构、设置于基底及半导体结构上方的多层内连线以及垂直延伸穿过基底及多层内连线的一基底导通孔。半导体结构包括具有一第一金属栅极位于其上的一第一半导体结构及具有一第二金属栅极位于其上的一第二半导体结构。多层内连线(MLI)连接至第一金属栅极，且多层内连线(MLI)未电性连接至第二金属栅极。一间隔件衬层形成于第二半导体结构的一侧壁上，并设置于此侧壁与基底导通孔的一第一侧壁之间。