-
公开(公告)号：CN113130401A
公开(公告)日：2021-07-16
申请号：CN202110184569.8
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开提供一种半导体结构的形成方法。半导体结构的形成方法包括形成多个第一装置于基板的第一区中，其中每一第一装置具有第一数目的鳍状物；形成多个第二装置于基板的第二区中，且第二区与第一区不同，其中每一第二装置具有第二数目的鳍状物，且第二数目与第一数目不同；形成多个第一凹陷于第一装置的鳍状物中，其中第一凹陷具有第一深度；在形成第一凹陷之后，形成多个第二凹陷于第二装置的鳍状物中，其中第二凹陷的第二深度与第一深度不同；成长第一外延的源极/漏极区于第一凹陷中；以及成长第二外延的源极/漏极区于第二凹陷中。
-
公开(公告)号：CN106206716A
公开(公告)日：2016-12-07
申请号：CN201510216725.9
申请日：2015-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 本发明提供一种FinFET结构，包括鳍和围绕鳍的第一部分的栅极。鳍的第一部分中的掺杂剂3浓度低于约1E17/cm。FinFET结构还包括围绕鳍的第二部分的绝缘层。鳍的第二部分的掺杂剂浓度大于约5E18/cm3。绝缘层包括下层和上层，并且下层设置在连接鳍的衬底上方并且具有大于约31E19/cm的掺杂剂浓度。本发明还涉及FinFET结构以及用于制造FinFET结构的方法。
-
公开(公告)号：CN119325258A
公开(公告)日：2025-01-17
申请号：CN202410325620.6
申请日：2024-03-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件中的外延结构。公开了一种半导体器件以及制造该半导体器件的方法。半导体器件包括：衬底、被设置在衬底上的第一纳米结构沟道区域和第二纳米结构沟道区域、围绕第一纳米结构沟道区域和第二纳米结构沟道区域的栅极结构、沿着栅极结构的侧壁设置并且在第一纳米结构沟道区域和第二纳米结构沟道区域之间的内部栅极间隔件、以及源极/漏极(S/D)区域。S/D区域包括：沿着第一纳米结构沟道区域和第二纳米结构沟道区域以及内部栅极间隔件的侧壁设置的外延衬里、和被设置在外延衬里上的基于锗的外延区域。半导体器件还包括被设置在基于锗的外延区域和衬底之间的隔离结构。
-
公开(公告)号：CN111129145A
公开(公告)日：2020-05-08
申请号：CN201910921846.1
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/02 , H01L21/3065 , H01J37/32
Abstract: 本公开涉及FinFET器件及其形成方法。一种方法包括在衬底上方形成鳍，与鳍相邻形成隔离区域，在鳍上方形成虚设栅极结构，以及使用第一蚀刻工艺凹陷与虚设栅极结构相邻的鳍以形成第一凹槽。该方法还包括在第一凹槽上执行等离子体清洁工艺，等离子体清洁工艺包括将衬底放置在保持器上，该保持器被设置在工艺腔室中，将保持器加热到300℃至1000℃的工艺温度，将氢气引入被连接至工艺腔室的等离子体生成腔室中，点燃等离子体生成腔室内的等离子体以形成氢自由基，并将凹槽的表面暴露于氢自由基。该方法还包括在第一凹槽中外延生长源极/漏极区域。
-
公开(公告)号：CN106711217B
公开(公告)日：2023-08-08
申请号：CN201610707220.7
申请日：2016-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417
Abstract: 本发明实施例提供了一种包括衬底、多个隔离件、栅极堆叠件和应变材料部分的FinFET。衬底包括位于其上的至少两个鳍。隔离件设置在衬底上，位于鳍之间的每个隔离件包括凹槽轮廓。栅极堆叠件设置在鳍的部分上方和隔离件上方。应变材料部分覆盖由栅极堆叠件暴露的鳍。此外，提供了一种用于制造FinFET的方法。本发明实施例涉及鳍式场效应晶体管及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN114975437A
公开(公告)日：2022-08-30
申请号：CN202110749302.9
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种纳米结构场效晶体管与其形成的方法，纳米结构场效晶体管包括具有鳍部的基材、隔离区域在基材上并沿鳍部的相异侧、纳米结构在鳍部上、磊晶源极/漏极区相邻于纳米结构、及栅极电极在纳米结构上。磊晶源极/漏极区包括第一半导体材料部分，每个第一半导体材料部分接触至少一个纳米结构的端点，第一半导体材料部分彼此隔开，第一半导体材料部分具有第一掺杂浓度的第一导电型掺杂剂。磊晶源极/漏极区包括第二半导体材料层，第二半导体材料层具有第二掺杂浓度的第一导电型掺杂剂，第二掺杂浓度大于第一掺杂浓度，第二半导体材料层包括覆盖每个第一半导体材料部分的单层。
-
公开(公告)号：CN112397452A
公开(公告)日：2021-02-23
申请号：CN202010377179.8
申请日：2020-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体装置，包括一鳍部、一隔离区、一栅极结构、一栅极间隔件及一外延区。鳍部位于一基底上方，包括第一端及第二端，其中鳍部的第一端具有凸形轮廓；一隔离区与鳍部相邻；一栅极结构沿着鳍部的侧壁，且位于鳍部的上表面上；一栅极间隔件侧向相邻于栅极结构；一外延区与鳍部的第一端相邻。
-
公开(公告)号：CN111200023A
公开(公告)日：2020-05-26
申请号：CN201911128131.7
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 形成集成电路结构的方法包括：形成突出高于隔离区域的顶面的半导体鳍。半导体鳍的顶部由第一半导体材料形成。在半导体鳍的顶面和侧壁上沉积半导体覆盖层。半导体覆盖层由与第一半导体材料不同的第二半导体材料形成。该方法还包括在半导体覆盖层上形成栅极堆叠件，在栅极堆叠件的侧壁上形成栅极间隔件，蚀刻栅极堆叠件的侧上的半导体鳍的部分，以形成延伸至半导体鳍中的第一凹槽，使半导体覆盖层凹进，以形成位于栅极间隔件的部分正下方的第二凹槽，以及实施外延以生长延伸至第一凹槽和第二凹槽中的外延区域。本发明的实施例还涉及集成电路器件。
-
公开(公告)号：CN115527935A
公开(公告)日：2022-12-27
申请号：CN202210061058.1
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/06 , H01L29/08 , H01L29/78
Abstract: 本文描述了一种半导体装置及制造此半导体装置的方法。方法包括在多层堆叠中图案化鳍状物及在鳍状物中形成开口的步骤，作为形成多层源极/漏极区域的初始步骤。形成开口进入鳍状物的寄生通道区域中。一旦形成开口，使用自下而上沉积制程在开口底部处沉积源极/漏极阻障材料至多层堆叠下方的位准。在源极/漏极阻障材料上形成多层源极/漏极区域。通过移除多层堆叠的牺牲层来形成纳米结构的堆叠，多层源极/漏极区域电耦合至纳米结构的堆叠。
-
公开(公告)号：CN114823520A
公开(公告)日：2022-07-29
申请号：CN202210088064.6
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供一种半导体结构及其形成方法。半导体结构包括基板；鳍片结构，在基板上方；栅极结构，在鳍片结构上方；以及外延区，形成在鳍片结构中并相邻栅极结构。外延区嵌入多个掺质丛簇。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.029 seconds)
