公开(公告)号：CN112086357A

公开(公告)日：2020-12-15

申请号：CN202010424968.2

申请日：2020-05-19

申请人： 台湾积体电路制造股份有限公司

发明人： 李昆穆 ,  丁姮彣 ,  李彦儒 ,  宋学昌

IPC分类号： H01L21/336 ,  H01L29/08 ,  H01L29/78 ,  H01L21/8238 ,  H01L27/092

摘要： 一种半导体装置的形成方法，包括在基板上方形成半导体鳍片，蚀刻半导体鳍片以形成凹陷，其中凹陷延伸到基板中，以及在凹陷中形成源极/漏极区，其中形成源极/漏极区的步骤包括在凹陷的侧壁上外延成长第一半导体材料，其中第一半导体材料包括硅锗，其中第一半导体材料具有第一锗浓度，在第一半导体材料上方外延成长第二半导体材料，第二半导体材料包括硅锗，其中第二半导体材料具有大于第一锗浓度的第二锗浓度，以及在第二半导体材料上方形成第三半导体材料，第三半导体材料包括硅锗，其中第三半导体材料具有小于第二锗浓度的第三锗浓度。

公开(公告)号：CN104347688B

公开(公告)日：2017-09-08

申请号：CN201310594148.8

申请日：2013-11-21

申请人： 台湾积体电路制造股份有限公司

发明人： 郭紫微 ,  李昆穆 ,  宋学昌 ,  李啟弘 ,  李资良

IPC分类号： H01L29/423 ,  H01L21/28

CPC分类号： H01L29/7848 ,  H01L21/02532 ,  H01L21/28518 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/32053 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823425 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/45 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834

摘要： 本发明涉及调节MOS器件中的锗百分比的技术。本发明的集成电路结构包括：位于半导体衬底上方的栅极堆叠件，以及延伸到半导体衬底内的开口，其中开口邻近栅极堆叠件。第一硅锗区域设置在开口中，其中，第一硅锗区域具有第一锗百分比。第二硅锗区域覆盖第一硅锗区域，其中，第二硅锗区域具有大于第一锗百分比的第二锗百分比。金属硅化物区域位于第二硅锗区域上方并与第二硅锗区域接触。

公开(公告)号：CN106158753A

公开(公告)日：2016-11-23

申请号：CN201510172012.7

申请日：2015-04-13

申请人： 台湾积体电路制造股份有限公司

发明人： 李宜静 ,  李昆穆 ,  李启弘 ,  李资良

IPC分类号： H01L21/8244 ,  H01L21/336 ,  H01L27/11 ,  H01L29/78 ,  H01L29/08

CPC分类号： H01L21/823814 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/30604 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/092 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1211 ,  H01L29/165 ,  H01L29/167 ,  H01L29/41783 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L27/1116 ,  H01L29/0847

摘要： 本发明公开了半导体器件的结构和方法。该半导体器件包括具有第一器件区和第二器件区的衬底。第一器件区包括第一源极/漏极(S/D)区，并且第二器件区包括多个第二S/D区。该半导体器件还包括位于第一S/D区中的多个第一凹槽以及多个第二凹槽，每个第二S/D区中具有一个第二凹槽。该半导体器件还包括具有底部和顶部的第一外延部件，其中，每个底部均位于第一凹槽中的一个中，并且顶部位于第一S/D区上方。该半导体器件还包括多个第二外延部件，每个第二外延部件均具有位于第二凹槽中的一个中的底部。第二外延部件彼此分隔开。

公开(公告)号：CN105280699A

公开(公告)日：2016-01-27

申请号：CN201410768907.2

申请日：2014-12-15

申请人： 台湾积体电路制造股份有限公司

发明人： 李宜静 ,  李昆穆 ,  李启弘 ,  李资良

IPC分类号： H01L29/78 ,  H01L29/08 ,  H01L29/165 ,  H01L21/336

CPC分类号： H01L29/165 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： 本发明提供了半导体器件，该半导体器件包括设置在衬底上方的栅极堆叠件和至少部分地嵌入在邻近栅极堆叠件的衬底内的源极/漏极(S/D)部件。S/D部件包括：第一半导体材料层和设置在第一半导体材料层上方的第二半导体材料层。第二半导体材料层不同于第一半导体材料层。S/D部件也包括设置在第二半导体材料层上方的第三半导体材料层，第三半导体材料层包括锡(Sn)材料。本发明还提供了S/D部件的形成方法。

公开(公告)号：CN104299971A

公开(公告)日：2015-01-21

申请号：CN201310452596.4

申请日：2013-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 宋学昌 ,  郭紫微 ,  李昆穆 ,  李资良 ,  李启弘

IPC分类号： H01L27/105 ,  H01L29/36 ,  H01L21/8232

CPC分类号： H01L29/7848 ,  H01L21/02532 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823814 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834

摘要： 本发明提供了具有不均匀P型杂质分布的MOS器件，其中，一种集成电路结构包括半导体衬底、位于半导体衬底之上的栅极堆叠件和延伸至半导体衬底中的开口，其中，开口与栅极堆叠件相邻。硅锗区被设置在开口中，其中，硅锗区具有第一p型杂质浓度。基本上不含锗的硅罩覆盖硅锗区。硅罩具有高于第一p型杂质浓度的第二p型杂质浓度。

公开(公告)号：CN104299970A

公开(公告)日：2015-01-21

申请号：CN201410281768.0

申请日：2014-06-20

申请人： 台湾积体电路制造股份有限公司

发明人： 宋学昌 ,  郭紫微 ,  李昆穆 ,  李资良 ,  李启弘

IPC分类号： H01L27/092 ,  H01L29/417 ,  H01L29/06 ,  H01L21/8238 ,  H01L21/28

CPC分类号： H01L29/7848 ,  H01L21/02057 ,  H01L21/28 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823425 ,  H01L27/088 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

摘要： 本发明提供了一种集成电路结构，其包括：位于半导体衬底上方的栅极堆叠件以及延伸至半导体衬底内的开口，其中，开口邻近栅极堆叠件。第一硅锗区设置在开口中，其中，第一硅锗区具有第一锗百分比。第二硅锗区位于第一硅锗区上方。第二硅锗区包括位于开口中的一部分。第二硅锗区具有大于第一锗百分比的第二锗百分比。基本上不含锗的硅帽位于第二硅锗区上方。本发明也提供了具有减少的面的外延区的MOS器件。

公开(公告)号：CN103811313A

公开(公告)日：2014-05-21

申请号：CN201310158941.3

申请日：2013-05-02

申请人： 台湾积体电路制造股份有限公司

发明人： 宋学昌 ,  郭紫微 ,  陈冠宇 ,  李昆穆

IPC分类号： H01L21/20 ,  H01L21/336

CPC分类号： H01L21/823814 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L29/0843 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： 降低外延中的图案负载效应。一种方法包括：在半导体衬底上方形成栅极堆叠件，在半导体衬底中且邻近于栅极堆叠件形成开口，以及实施第一外延在开口中生长第一半导体层。实施回蚀刻以减小第一半导体层的厚度。实施第二外延以在第一半导体层上方生长第二半导体层。第一半导体层和第二半导体层具有不同的组成。

公开(公告)号：CN109148582B

公开(公告)日：2023-04-28

申请号：CN201710851854.4

申请日：2017-09-19

申请人： 台湾积体电路制造股份有限公司

发明人： 李昆穆 ,  张智强 ,  杨崴翔 ,  林哲宇 ,  萧文助

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/306

摘要： 提供一种在外延的源极/漏极的成长制程中结合横向蚀刻以形成硅锗源极/漏极区的方法，举例来说，此方法可包含在基底上形成多个鳍，这些鳍中的每一个具有第一宽度，可在这些鳍上形成硅锗源极/漏极区，其中每一个硅锗源极/漏极区具有与第一宽度相同方向的第二宽度以及高度。此方法也可包含选择性地蚀刻硅锗源极/漏极区，例如经由横向蚀刻，以减少硅锗源极/漏极区的第二宽度。通过减少硅锗源极/漏极区的宽度，可以避免或将相邻的鳍之间的电性短路减至最低程度。此外，此方法可包含在硅锗源极/漏极区上方成长外延的盖层。

公开(公告)号：CN109560124A

公开(公告)日：2019-04-02

申请号：CN201811087078.6

申请日：2018-09-18

申请人： 台湾积体电路制造股份有限公司

发明人： 李昆穆 ,  李威养 ,  萧文助

IPC分类号： H01L29/417 ,  H01L21/336 ,  H01L29/78 ,  H01L29/423

摘要： 半导体结构包含栅极结构、第一源/漏极结构和接触结构。栅极结构包含栅极介电层设置于第一鳍片结构上。第一源/漏极结构设置于第一鳍片结构内且相邻于栅极结构。第一源/漏极结构包含第一外延层接触第一鳍片结构的顶面，以及第二外延层设置于第一外延层上且延伸至栅极介电层的底面上。接触结构延伸至第一源/漏极结构内。第一鳍片结构的顶面在第一源/漏极结构的顶面与底面之间。第一源/漏极结构的抬升高度与栅极介电层的厚度的比值在约1至约20的范围内。

公开(公告)号：CN106876393A

公开(公告)日：2017-06-20

申请号：CN201610953747.8

申请日：2016-10-27

申请人： 台湾积体电路制造股份有限公司

发明人： 张智强 ,  宋学昌 ,  李昆穆 ,  游明华

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234

CPC分类号： H01L29/7848 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L27/0886 ,  H01L21/823431

摘要： 本发明的实施例提供了一种半导体器件，包括：衬底；在衬底上设置的多个鳍结构；在多个鳍结构的每个上设置的多个第一应变材料；在多个第一应变材料的每个上分别形成的多个覆盖层，其中，至少两个覆盖层彼此连接；在彼此连接的至少两个覆盖层上设置第二应变材料。本发明的实施例还提供了一种用于制造半导体器件的方法。