-
公开(公告)号:CN112530943A
公开(公告)日:2021-03-19
申请号:CN202011400802.3
申请日:2016-08-29
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/088 , H01L21/8234
摘要: 半导体器件包括衬底、至少一个第一隔离结构、至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间,并且第二隔离结构比第一隔离结构更多地延伸进衬底中。外延结构设置在半导体鳍上。在第一隔离结构与外延结构之间存在至少一个空隙。本发明还提供了半导体器件的制造方法。
-
公开(公告)号:CN112086357A
公开(公告)日:2020-12-15
申请号:CN202010424968.2
申请日:2020-05-19
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/08 , H01L29/78 , H01L21/8238 , H01L27/092
摘要: 一种半导体装置的形成方法,包括在基板上方形成半导体鳍片,蚀刻半导体鳍片以形成凹陷,其中凹陷延伸到基板中,以及在凹陷中形成源极/漏极区,其中形成源极/漏极区的步骤包括在凹陷的侧壁上外延成长第一半导体材料,其中第一半导体材料包括硅锗,其中第一半导体材料具有第一锗浓度,在第一半导体材料上方外延成长第二半导体材料,第二半导体材料包括硅锗,其中第二半导体材料具有大于第一锗浓度的第二锗浓度,以及在第二半导体材料上方形成第三半导体材料,第三半导体材料包括硅锗,其中第三半导体材料具有小于第二锗浓度的第三锗浓度。
-
公开(公告)号:CN106531737A
公开(公告)日:2017-03-22
申请号:CN201610744135.8
申请日:2016-08-29
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/088 , H01L21/8234 , H01L29/06 , H01L21/762 , H01L21/764
CPC分类号: H01L29/0649 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/0262 , H01L21/283 , H01L21/30604 , H01L21/3065 , H01L21/76224 , H01L21/764 , H01L29/0847 , H01L29/66795 , H01L29/7848 , H01L29/785
摘要: 半导体器件包括衬底、至少一个第一隔离结构、至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间,并且第二隔离结构比第一隔离结构更多地延伸进衬底中。外延结构设置在半导体鳍上。在第一隔离结构与外延结构之间存在至少一个空隙。本发明还提供了半导体器件的制造方法。
-
公开(公告)号:CN112397452A
公开(公告)日:2021-02-23
申请号:CN202010377179.8
申请日:2020-05-07
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8238 , H01L27/092
摘要: 一种半导体装置,包括一鳍部、一隔离区、一栅极结构、一栅极间隔件及一外延区。鳍部位于一基底上方,包括第一端及第二端,其中鳍部的第一端具有凸形轮廓;一隔离区与鳍部相邻;一栅极结构沿着鳍部的侧壁,且位于鳍部的上表面上;一栅极间隔件侧向相邻于栅极结构;一外延区与鳍部的第一端相邻。
-
公开(公告)号:CN110957369A
公开(公告)日:2020-04-03
申请号:CN201910923807.5
申请日:2019-09-27
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336
摘要: 一种半导体装置的形成方法包括蚀刻半导体鳍片以形成凹槽;以及形成源极/漏极区域于凹槽之中,形成源极/漏极区域包括:在600℃至800℃的温度下外延成长第一半导体材料于凹槽之中,第一半导体材料包括掺杂的硅锗;以及在300℃至600℃的温度下顺应性地沉积第二半导体材料于第一半导体材料之上,第二半导体材料包括掺杂的硅锗且与第一半导体材料具有不同的组成。
-
公开(公告)号:CN106531806A
公开(公告)日:2017-03-22
申请号:CN201610750016.3
申请日:2016-08-29
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336
摘要: 本发明的实施例是一种结构,包括:位于衬底上方的第一鳍、位于衬底上方的第二鳍,第二鳍与第一鳍邻近;围绕第一鳍和第二鳍的隔离区;位于第一鳍和第二鳍的上表面上方并沿着第一鳍和第二鳍的侧壁的栅极结构,栅极结构限定第一鳍和第二鳍中的沟道区;在第一鳍和第二鳍上并与栅极结构邻近的源极/漏极区;以及将源极/漏极区与衬底的顶面分隔开的气隙。本发明实施例涉及FET及形成FET的方法。
-
公开(公告)号:CN111261520A
公开(公告)日:2020-06-09
申请号:CN201911201611.1
申请日:2019-11-29
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/78
摘要: 本公开实施例公开了一种具有改善的源极/漏极区域轮廓的半导体装置以及其形成方法。在一实施例中,此方法包含蚀刻半导体鳍片以形成第一凹槽;以及形成源极/漏极区域,其包含在第一凹槽中外延生长第一半导体材料且第一半导体材料为硅;于第一半导体材料上外延生长第二半导体材料且第二半导体材料包含硅锗;以及于第二半导体材料上外延生长第三半导体材料且第三半导体材料具有60-80原子%的锗浓度,第三半导体材料的锗浓度大于第二半导体材料的锗浓度。
-
-
公开(公告)号:CN106531797A
公开(公告)日:2017-03-22
申请号:CN201610048880.9
申请日:2016-01-25
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336 , H01L21/762 , H01L29/06
CPC分类号: H01L29/7848 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/66795 , H01L29/7851 , H01L29/785 , H01L21/762 , H01L29/06
摘要: 一种半导体器件包括衬底、至少一个第一隔离结构、至少两个第一隔离结构以及多个外延结构。衬底具有多个位于其中的半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间,以及第二隔离结构延比第一隔离结构伸至衬底内更远。外延结构分别设置在半导体鳍上。外延结构彼此分离,以及至少一个外延结构具有大致圆形轮廓。本发明实施例涉及半导体器件及其形成方法。
-
公开(公告)号:CN113130401A
公开(公告)日:2021-07-16
申请号:CN202110184569.8
申请日:2021-02-10
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8238 , H01L27/092
摘要: 本公开提供一种半导体结构的形成方法。半导体结构的形成方法包括形成多个第一装置于基板的第一区中,其中每一第一装置具有第一数目的鳍状物;形成多个第二装置于基板的第二区中,且第二区与第一区不同,其中每一第二装置具有第二数目的鳍状物,且第二数目与第一数目不同;形成多个第一凹陷于第一装置的鳍状物中,其中第一凹陷具有第一深度;在形成第一凹陷之后,形成多个第二凹陷于第二装置的鳍状物中,其中第二凹陷的第二深度与第一深度不同;成长第一外延的源极/漏极区于第一凹陷中;以及成长第二外延的源极/漏极区于第二凹陷中。
-
-
-
-
-
-
-
-
-